インテルのみ表示可能 — GUID: rzi1471967331683
Ixiasoft
1.1.1. コンパイルフロー
インテル® Quartus® Primeプロ・エディション Compilerでサポートしているさまざまなフローは、パフォーマンスを最大限引き出し、コンパイル処理時間を最短化するのに役立ちます。モジュール式Compilerは、柔軟かつ効率的なので、すべてのモジュールを単一のコマンドで順次実行したり、コンパイルの各ステージを個別に実行して最適化したりすることができます。
デザインを開発および最適化する際は、フルコンパイルを待つのではなく、必要なCompilerのステージのみを実行します。フルコンパイルを実行するのは、デザインが完了し、すべてのCompilerモジュールを実行してデバイス・プログラミング・イメージを生成する準備ができたときだけです。
| Compilerのフロー | 機能 |
|---|---|
| 早期配置フロー | すべてのコア要素を隣接した場所に配置して、デザイン・プランニングを容易にします。Early Placeを実行して、デザイン要素の初期ハイレベル配置をChip Plannerで確認したり、タイミング制約をデバッグして微調整したりします。この情報は、フロアプランの決定を導くのに役立ちます。 |
| インクリメンタル最適化フロー | インクリメンタル最適化を行うと、各Fitterステージの後に処理を停止し、結果を解析し、次のコンパイルステージに進む前に設定またはRTLの調整を行うことができます。この反復フローの最適化は、フルコンパイルの結果を待たずに各ステージで行われます。 |
| Hyper-Awareデザインフロー | 自動レジスター・リタイミング (Hyper-Retiming) とターゲットとするタイミング・クロージャーの推奨事項 (Fast Forward Compilation) の実装との組み合わせによって、Hyper-Registerを最大限使用し、 インテル® Stratix® 10および インテル® Agilex™ デバイスでの最良のパフォーマンスを実現します。 |
| フル・コンパイル・フロー | すべてのCompilerモジュールを順次起動して、合成、フィッティング、最終タイミングの解析、およびデバイス・プログラミング・ファイルの生成を行います。デフォルトでは、Compilerによって生成、保持されるのは、フルコンパイル中の 合成および最終スナップショットのみです。オプションで、Enable Intermediate Fitter Snapshotsをイネーブルして、計画、配置、および配線スナップショットを保持することができます。 |
| パーシャル・リコンフィグレーション | FPGAの一部分のダイナミック・リコンフィグレーションを行う一方で、残りの部分のFPGAデザインは機能し続けます。 |
| ブロックベースのデザインフロー | デザインブロックの保持と再利用のサポートを1つ以上のプロジェクトで行います。合成または最終デザインブロックは、他のプロジェクトで再利用できます。再利用可能なデザインブロックには、デバイスコアまたはペリフェラル・リソースを含めることができます。 |