インテルのみ表示可能 — GUID: mtr1430269501198
Ixiasoft
1.5.2. ステップ2 : リタイミング結果を確認する
Fitterによって生成される詳細レポートでは、Retimeステージの結果を示します。 次の手順に従って結果を確認し、レジスターのリタイミングによってパフォーマンスをさらに向上させます。
- Retiming Limit Detailsレポートを開くには、Compilation DashboardのRetimeステージでReportアイコンをクリックします。Retiming Limit Detailsには、移動したレジスターの数、そのパス、リタイミングを妨げる制限理由が一覧表示されます。
- さらに最適化するには、デザインのLimiting Reasonを解決し、Retimeステージを必要に応じて再実行します。
- レジスターのリタイミングによってデザインのパフォーマンス目標がすべての達成できた場合は、コンパイルのFitter (Finalize) およびTiming Analysisのステージに進みます。
- デザインでさらに最適化が必要な場合は、 Fast Forward Timing Closure Recommendationsを実行してください。
表 8. Retiming Limit Detailsのレポートデータ レポートデータ 説明 Clock Transfer デザインの各クロックドメインを一覧表示します。ドメインをクリックすると、各エントリーに関するデータが表示されます。 Limiting Reason レジスターのリタイミングがさらに向上するのを妨げるデザイン条件を特定します。例えば次の条件があります。 - Insufficient Registers - チェーンの両端のレジスターの量が、リタイミングには十分ではないことを示します。レジスターを追加することでパフォーマンスが向上します。
- Short Path/Long Path - クリティカル・チェーンの依存パス特性に矛盾があることを示します。例えば、あるパスではより多くのレジスターによってパフォーマンスが向上し、別のパスでは場所がないのでハイパーレジスターを追加できません。
- Path Limit - Hyper-Registerの場所がクリティカル・パスにはもうないか、デザインが現在の配置配線のパフォーマンス制限に達したことを示します。
- Loops - 回路内のフィードバック・パスを示します。クリティカル・チェーンにフィードバック・ループが含まれている場合、リタイミングによるループ内のレジスター数の変更は、機能を変更しないとできません。Compilerでは、ループの周りでのリタイミングは、機能を変更せずにすることができます。ただし、Compilerでは、追加のレジスターをループに配置することはできません。
Critical Chain Details リタイミングの制限に関連するレジスター・タイミング・パスを一覧表示します。Locate Critical Chain in Technology Map Viewerで任意のパスを右クリックします。 図 25. Retiming Limit Details
注: Compilerでは、短いパスの保持違反のレポートをRetimeステージ後に行います。Fitterでは、短いパスのホールド違反がFitter (Finalize) ステージ中に発生した場合、そのパスを特定して修正します。これには、配線ワイヤーをパスに沿って追加します。