インテルのみ表示可能 — GUID: mtr1423534384535
Ixiasoft
1.5.5. ステップ5 : Fast Forwardの推奨事項を実装する
Fast Forwardタイミング・クロージャーの推奨事項をデザインRTLで実装し、Retimeステージを再実行して、予測パフォーマンスの向上を実現してください。実装する変更の量と種類は、パフォーマンス目標により異なります。 例えば、目標のfMAX の達成が、シンプルな非同期クリアの除去または変換によって可能な場合は、デザインの最適化を停止する前に、その変更を行います。ただし、追加のパフォーマンスが必要な場合は、Fast Forwardの推奨事項を実装してください。例えば次のような手法があります。
- 長いフィードバック・ループやステートマシンなどのコントロール・ロジックの制限を除去する。
- ロジックを再構築し、同等の機能を持つフィードフォワード・パスまたはプリコンピュート・パスを使用する。長い組み合わせフィードバック・パスは使用しなでください。
- チェーン内の「ロングパス」の遅延を減らす。標準のタイミング・クロージャー手法を使用して遅延を低減します。過度な組み合わせロジック、準最適配置、配線輻輳は、パスの遅延の原因になります。
- さらに多くのパイプライン・ステージをチェーン内の「ロングパス」に挿入する。ロングパスで遅延が最も多く発生するのは、クリティカル・チェーンのレジスター間です。
- 遅延を増やす (または、パイプライン・ステージをチェーンの「ショートパス」に追加する)。
- パフォーマンスの検討とRTLのコード変更の実装をパフォーマンス目標に達するまで行う。