インテルのみ表示可能 — GUID: krw1502818975589
Ixiasoft
1.4.3.1. Early Place後のクロック・プランニング
インテル® Stratix® 10および インテル® Agilex™ デバイスでは、Early Placeステージ後のクロック・プランニングをサポートしています。Early Placeの実行後、Global & Other Fast Signalsレポートを表示して、詳細の確認とプロジェクトのクロック・プランニングができます。 Early Place後のクロックの詳細を表示するには、次の手順を実行します。
- Compilation DashboardでEarly Placeステージをクリックします。
- Compilation ReportのEarly Place Stageフォルダーで、Global & Other Fast Signals DetailsまたはGlobal & Other Fast Signals Summaryレポートをクリックします。
図 17. Global & Other Fast Signal Detailsのレポート
レポートには、クロック・ツリー・パスの長さと深さが表示されます。クロックソースからクロックツリーまでの最短パス長、およびクロックツリーの最小深度によって、最良のクロック・パフォーマンスが得られます。
- クロックパスの長さとクロックツリーの深さを可視化するには、Tools > Chip Plannerをクリックします。
- Chip PlannerのTasksペインで、Clock ReportsフォルダーのReport Clock Detailsをクリックします。
- Report Clock Detailsダイアログボックスで、OKをクリックします。Reportペインには、デザイン内のすべてのクロックが一覧表示されます。
- Reportペインで、クロックを1つ以上選択すると、Chip Plannerのクロック要素が強調表示されます。
図 18. Chip Plannerでのクロックの可視化