インテルのみ表示可能 — GUID: mtr1430269489509
Ixiasoft
インテルのみ表示可能 — GUID: mtr1430269489509
Ixiasoft
2.2. Hyper-Retiming(レジスター移動を容易にする)
その後、レジスターを理想的なHyper-Register位置に移動するために、RetimeステージがFitter処理中に自動的に実行されます。このHyper-Retimingプロセスでは最小限の労力しか必要とせず、で結果として1.1〜1.3倍のパフォーマンスが得られます。
リタイミングの前に左にレジスターを設定し、最悪の場合は2つのLUTを遅延します。 1つのLUTの最悪の場合の遅延で、リタイミング後に右にレジスターします。
Compilerがレジスターをリタイムすることができない場合、これはリタイミング制約です。このような制限により、デザインのfMAXが制限されます。パフォーマンスを重視するデザインのリタイミング制約を最小限に抑えて、最大限のパフォーマンスを実現します。
パフォーマンスを制限するさまざまなデザイン条件があります。制限は、ハードウェアの特性、ソフトウェアの動作、またはデザインの特性に関連する可能性があります。レジスターのリタイミングを容易にし、リタイミングの制限を回避するには、次のデザイン手法を使用します。
- 必要な場合を除いて非同期リセットは回避します。 「リセット戦略」のセクションを参照してください。
- 同期クリアを回避します。同期クリアは通常、リタイミングには役立たないブロードキャスト信号です。
- タイミングの制約と例外で、ターゲットとなるワイルドカードまたは名前を使用します。「 タイミング制約の考慮事項」のセクションを参照してください。
- シングルサイクル(停止/開始)フロー制御は回避します。例として、クロックイネーブルとFIFOフル/エンプティー信号があります。有効信号とほぼフル/エンプティーを使用することを検討してください。
- レジスターの属性を保存したり変更したりしないでください。「 リタイミングの制限と回避策」のセクションを参照してください。
- パイプライン・レジスターの追加については、「Hyper-Pipelining(パイプライン・レジスターを追加)」セクションを参照してください。
- リタイミングのためのループのアドレス指定や他のRTL制限については、「 Hyper-Optimization(RTLの最適化)」セクションを参照してください。
以下のセクションでは、特定のデザイン環境におけるレジスターの移動を容易にするためのデザイン手法について説明します。