インテル® Hyperflex™ アーキテクチャー高性能デザイン・ハンドブック

ID 683353
日付 10/04/2021
Public
ドキュメント目次

2.4. Hyper-Optimization (RTLの最適化)

Hyper-Retiming、Fast Forwardコンパイル、およびHyper-Pipeliningでデータパスを高速化した後も、長いフィードバックループやステートマシンなどのコントロール・ロジックには限界があります。

このような限界を克服するには、長い組合せフィードバックパスではなく、機能的に同等のフィードフォワード・パスまたはプリコンピュート・パスを使用します。以下のセクションでは、さまざまなデザイン構造に対する特定のHyper-Optimizationについて説明します。このプロセスは、以前の世代の高性能FPGAと比較して、 インテル® Hyperflex™ デバイスの2倍の性能向上をもたらします。