インテルのみ表示可能 — GUID: zen1544202267472
Ixiasoft
2.4.2.1. 高速クロック・ドメイン
2.4.2.2. ループの再構築
2.4.2.3. コントロール信号のバックプレッシャー
2.4.2.4. FIFOステータス信号によるフロー・コントロール
2.4.2.5. スキッドバッファーを使用したフロー制御
2.4.2.6. リードモディファイライトメモリー
2.4.2.7. カウンターとアキュムレーター
2.4.2.8. ステートマシン
2.4.2.9. メモリー
2.4.2.10. DSPブロック
2.4.2.11. 一般ロジック
2.4.2.12. モジュラスと除算
2.4.2.13. リセット
2.4.2.14. ハードウェアの再利用
2.4.2.15. アルゴリズム要件
2.4.2.16. FIFO
2.4.2.17. 三進加算器
インテルのみ表示可能 — GUID: zen1544202267472
Ixiasoft
2.2.7.3. 初期条件とHyper-Registers
インテル® Hyperflex™ のアーキテクチャー・ルーティング・ファブリックには、最高のパフォーマンスを実現するためにHyper-Registersが含まれています。ただし、適切に考慮されない限り、初期の電源投入条件により、CompilerがレジスターをHyper-Registersにリタイミングする機能が制限される可能性があります。初期条件に依存するのではなく、単一のリセット信号を使用して、すべてのインターフェイスの電源が投入され、ロックされ、トレーニングされるまで、デザインを既知の機能状態にします。
初期条件に依存する必要があり、システムですべてのレジスターを同期的に開始する必要がある場合、クロック・ゲーティングを使用する必要があります。Hyper-Registerにはリセットまたは有効化信号がないため、リセット制御信号を使用して特定の値に初期化することはできません。ただし、構成中にHyper-Registersを1または1に初期化できます。システムが起動すると、構成直後に初期値が存在し、明示的なリセットは必要ありません。
ALMおよびHyper-Registerのクロック・ゲーティング
独立した信号は、 インテル® Hyperflex™ アーキテクチャーFPGAのALMレジスターとHyper-Registersの内部クロック制御を駆動します。コンフィギュレーション・プロセス中に、レジスターは(デバイス全体ではなく)行ごとにアクティブになります。さらに、ALMレジスタークロックは、Hyper-Registerクロックとは独立して有効にできます。デザインクロックがフリーランニングである場合、行間およびALMレジスターとHyper-Register間で競合状態が発生する可能性があります。これらの条件により、初期条件が上書きされる可能性があります。