インテルのみ表示可能 — GUID: ihm1520968395037
Ixiasoft
2.4.2.1. 高速クロック・ドメイン
2.4.2.2. ループの再構築
2.4.2.3. コントロール信号のバックプレッシャー
2.4.2.4. FIFOステータス信号によるフロー・コントロール
2.4.2.5. スキッドバッファーを使用したフロー制御
2.4.2.6. リードモディファイライトメモリー
2.4.2.7. カウンターとアキュムレーター
2.4.2.8. ステートマシン
2.4.2.9. メモリー
2.4.2.10. DSPブロック
2.4.2.11. 一般ロジック
2.4.2.12. モジュラスと除算
2.4.2.13. リセット
2.4.2.14. ハードウェアの再利用
2.4.2.15. アルゴリズム要件
2.4.2.16. FIFO
2.4.2.17. 三進加算器
インテルのみ表示可能 — GUID: ihm1520968395037
Ixiasoft
2.2.8. RAMおよびDSPを介したリタイミング
Compilerは、RAMまたはDSPのリタイミング設定に関係なく、RAMまたはDSPとの間のパスでHyper-Registersを使用できます。ただし、Allow RAM RetimingまたはAllow DSP Retimingオプションをオンにすると、コンパイラはRAMおよびDSPを介してレジスタをリタイミングできます。RAMまたはDSPのリタイミング設定が無効になっている場合(デフォルト)、コンパイラはRAMまたはDSPを介してレジスターをリタイミングしません。
これらの設定にアクセスするには、Assignments > Settings > Compiler Settings > Advanced Settings (Fitter)をクリックします。
図 23. 最適化設定の調整
次の図は、これらの設定の影響を示しています。
図 24. RAMまたはDSPタイミングパス
図 25. デフォルトのRAMまたはDSPリタイミング最適化
図 26. RAMリタイミングを許可またはDSPリタイミングを許可する