インテルのみ表示可能 — GUID: mtr1430270823011
Ixiasoft
2.4.2.1. 高速クロック・ドメイン
2.4.2.2. ループの再構築
2.4.2.3. コントロール信号のバックプレッシャー
2.4.2.4. FIFOステータス信号によるフロー・コントロール
2.4.2.5. スキッドバッファーを使用したフロー制御
2.4.2.6. リードモディファイライトメモリー
2.4.2.7. カウンターとアキュムレーター
2.4.2.8. ステートマシン
2.4.2.9. メモリー
2.4.2.10. DSPブロック
2.4.2.11. 一般ロジック
2.4.2.12. モジュラスと除算
2.4.2.13. リセット
2.4.2.14. ハードウェアの再利用
2.4.2.15. アルゴリズム要件
2.4.2.16. FIFO
2.4.2.17. 三進加算器
インテルのみ表示可能 — GUID: mtr1430270823011
Ixiasoft
2.4.2.7. カウンターとアキュムレーター
パフォーマンス制限ループは、小さな、単純なカウンターではめったに発生しません。不自然なロールオーバー条件(2の累乗ではない)を持つカウンター、または不規則な増分を伴うカウンターは、パフォーマンスを制限するクリティカル・チェーンを持つ可能性が高くなります。小さなカウンター(約8ビット以下)でパフォーマンス制限ループが発生する場合、カウンターを制御するすべての入力に応じて、完全にデコードされたステートマシンとしてカウンターを書き込みます。カウンターにはまだループが含まれていますが、パフォーマンスが制限されているわけではありません。カウンターが小さい場合(約8ビット以下)、フィッタは単一のLABにカウンターを実装します。この実装は、すべてのロジックが近接して配置されるため、カウンターを高速化します。
ループ展開を使用してカウンターのパフォーマンスを向上させることもできます。
図 70. カウンターおよびアキュムレーター・ループカウンターおよびアキュムレーター・ループでは、レジスターの新しい値は古い値に依存します。これには、LFSR(リニア・フィードバック・シフト・レジスター)やグレー・コード・カウンターなどのバリエーションが含まれます。