インテルのみ表示可能 — GUID: yor1488998035005
Ixiasoft
2.4.2.1. 高速クロック・ドメイン
2.4.2.2. ループの再構築
2.4.2.3. コントロール信号のバックプレッシャー
2.4.2.4. FIFOステータス信号によるフロー・コントロール
2.4.2.5. スキッドバッファーを使用したフロー制御
2.4.2.6. リードモディファイライトメモリー
2.4.2.7. カウンターとアキュムレーター
2.4.2.8. ステートマシン
2.4.2.9. メモリー
2.4.2.10. DSPブロック
2.4.2.11. 一般ロジック
2.4.2.12. モジュラスと除算
2.4.2.13. リセット
2.4.2.14. ハードウェアの再利用
2.4.2.15. アルゴリズム要件
2.4.2.16. FIFO
2.4.2.17. 三進加算器
インテルのみ表示可能 — GUID: yor1488998035005
Ixiasoft
2.2.7.1. 初期条件の指定
RTLコードの推論によって初期パワーアップ条件を指定できます。 インテル® Quartus® Prime合成は、レジスターされた信号のデフォルト値をパワーアップ・レベルの制約に自動的に変換します。あるいは、Power-Up Level制約を手動で指定します。
初期パワーアップ条件の構文(Verilog HDL)
reg q = 1’b1; //q has a default value of ‘1’
always @ (posedge clk)
begin
q <= d;
end
初期パワーアップ条件構文(VHDL)
SIGNAL q : STD_LOGIC := '1'; -- q has a default value of '1'
PROCESS (clk, reset)
BEGIN
IF (rising_edge(clk)) THEN
q <= d;
END IF;
END PROCESS;