インテルのみ表示可能 — GUID: esc1445897296519
Ixiasoft
インテルのみ表示可能 — GUID: esc1445897296519
Ixiasoft
2.2.5. クロックイネーブルの戦略
この例では、最初のドメインの1つのレジスター(青色)から次のドメインのレジスター(赤色)へのパスを持つ単純な同期スキームを示します。
リタイミングのために赤い領域にレイテンシーを追加するには、図のようにレジスターを追加します。
図 13は、 インテル® Hyperflex™ アーキテクチャーFPGAでは最適ではないが、他のデバイスファミリをターゲットとするデザインに存在するドメインクロッシング構造を示しています。デザインには、青のクロックドメインと赤のクロックドメインの間にいくつかの組み合わせロジックが含まれています。このロジックは正しく同期されておらず、レジスターを柔軟に追加することはできません。青のクロックドメインは組み合わせロジックを駆動し、ロジックには赤のドメインで起動されるパスが含まれます。
図 14には、ッド・クロック・ドメインの境界にレイテンシーを追加しますが、レッドからレッドのドメインパスにはレジスターを追加することを示しています。それ以外の場合、パスは不均衡になり、潜在的にデザイン機能が変化します。可能であれば、このシナリオでレイテンシーを追加するのは危険です。待ち時間を追加する前に、さまざまなパスを完全に分析します。
インテル® Hyperflex™ アーキテクチャーFPGAでは、組み合わせロジックに入る前にクロック交差パスを同期します。前の例と比較すると、待ち時間の追加はより簡単です。
図 15には、組み合わせロジックに入る前に、赤のドメインに同期する青のドメインレジスターを示しています。この方法により、赤から赤のパスに誤って接続することなく、同期レジスターの前にパイプライン・レジスターを安全に追加できます。 インテル® Hyperflex™ アーキテクチャーFPGAで最高のパフォーマンスを実現するには、この同期方法を実装します。