インテルのみ表示可能 — GUID: dtb1476836047579
Ixiasoft
2.1. HDMI 2.1 RX-TX Retransmitデザインのブロック図
2.2. RX専用またはTX専用のデザインの作成
2.3. ハードウェアおよびソフトウェアの要件
2.4. ディレクトリー構造
2.5. デザインのコンポーネント
2.6. Dynamic Range and Mastering (HDR) InfoFrameの挿入とフィルタリング
2.7. デザインのソフトウェア・フロー
2.8. 異なるFRLレートでのデザインの実行
2.9. クロックスキーム
2.10. インターフェイスの信号
2.11. RTLパラメーターの設計
2.12. ハードウェアの設定
2.13. シミュレーションのテストベンチ
2.14. デザインにおける制限
2.15. デバッグの機能
2.16. デザインのアップグレード
インテルのみ表示可能 — GUID: dtb1476836047579
Ixiasoft
3. HDMI 2.0のデザイン例 (Support FRL = 0)
HDMI Intel® FPGA IPのデザイン例は、3つのRXチャネルと4つのTXチャネルで構成される1つのHDMIインスタンスのパラレル・ループバックを示します。
デザイン例 | データレート | チャネルモード | ループバック・タイプ |
---|---|---|---|
Arria 10 HDMI RX-TX Retransmit |
< 6,000Mbps | シンプレックス | パラレル、FIFOバッファーあり |
機能
- このデザインでは、FIFOバッファーをインスタンス化し、HDMIのシンクとソース間で直接HDMIビデオストリームのパススルーを実行します。
- このデザインでは、デバッグの初期段階でLEDステータスを使用します。
- このデザインには、RX専用およびTX専用のオプションが付属しています。
- このデザインは、RX-TXリンクモジュールでのDynamic Range and Mastering (HDR) InfoFrameの挿入とフィルタリングを示します。
- このデザインでは、TXホットプラグ・イベントによってトリガーされた際の、外部HDMIシンクから外部HDMIソースへのEDIDパススルーの管理を示します。
- このデザインでは、DIPスイッチとプッシュボタンを介したランタイムの制御が可能で、 それによってHDMI TXコアの信号を管理します。
- mode信号により、DVIまたはHDMIでエンコードされたビデオフレームを選択
- info_avi[47]、info_vsi[61]、audio_info_ai[48] 信号により、サイドバンドまたは補助データポートを介した補助パケットの送信を選択
RXインスタンスは、外部ビデオ・ジェネレーターからビデオソースを受信します。データはその後ループバックFIFOを通過してTXインスタンスに送信されます。機能を確認するには、HDMI接続を備える外部のビデオ・アナライザー、モニター、またはテレビをTXコアに接続する必要があります。