インテルのみ表示可能 — GUID: uam1494223052095
Ixiasoft
2.1. HDMI 2.1 RX-TX Retransmitデザインのブロック図
2.2. RX専用またはTX専用のデザインの作成
2.3. ハードウェアおよびソフトウェアの要件
2.4. ディレクトリー構造
2.5. デザインのコンポーネント
2.6. Dynamic Range and Mastering (HDR) InfoFrameの挿入とフィルタリング
2.7. デザインのソフトウェア・フロー
2.8. 異なるFRLレートでのデザインの実行
2.9. クロックスキーム
2.10. インターフェイスの信号
2.11. RTLパラメーターの設計
2.12. ハードウェアの設定
2.13. シミュレーションのテストベンチ
2.14. デザインにおける制限
2.15. デバッグの機能
2.16. デザインのアップグレード
インテルのみ表示可能 — GUID: uam1494223052095
Ixiasoft
5. HDMI インテル® Arria® FPGA IPデザイン例のユーザーガイド・アーカイブ
IPのバージョンは、 インテル® Quartus® Primeデザインスイートのソフトウェア・バージョンと19.1まで一致します。 インテル® Quartus® Primeデザインスイートのソフトウェア・バージョン19.2以降では、IPコアには新しいバージョン管理スキームがあります。
IPコアのバージョンが記載されていない場合は、以前のIPコアのバージョンに向けたユーザーガイドが適用されます。
インテル® Quartus® Primeのバージョン | IPコアのバージョン | ユーザーガイド |
---|---|---|
20.3 | 19.5.0 | HDMI Intel Arria 10 FPGA IP Design Example User Guide |
20.1 | 19.4.0 | HDMI Intel Arria 10 FPGA IP Design Example User Guide |
19.4 | 19.3.0 | HDMI Intel Arria 10 FPGA IP Design Example User Guide |
18.1 | 18.1 | HDMI Intel Arria 10 FPGA IP Design Example User Guide |
17.1 | 17.1 | Intel HDMI IP Design Example User Guide for Intel Arria 10 Devices |
17.0 | 17.0 | Intel Arria 10 HDMI IP Core Design Example User Guide |
16.1 | 16.1 | HDMI IP Core Design Example User Guide |