インテルのみ表示可能 — GUID: ymp1558593322385
Ixiasoft
2.1. HDMI 2.1 RX-TX Retransmitデザインのブロック図
2.2. RX専用またはTX専用のデザインの作成
2.3. ハードウェアおよびソフトウェアの要件
2.4. ディレクトリー構造
2.5. デザインのコンポーネント
2.6. Dynamic Range and Mastering (HDR) InfoFrameの挿入とフィルタリング
2.7. デザインのソフトウェア・フロー
2.8. 異なるFRLレートでのデザインの実行
2.9. クロックスキーム
2.10. インターフェイスの信号
2.11. RTLパラメーターの設計
2.12. ハードウェアの設定
2.13. シミュレーションのテストベンチ
2.14. デザインにおける制限
2.15. デバッグの機能
2.16. デザインのアップグレード
インテルのみ表示可能 — GUID: ymp1558593322385
Ixiasoft
4.6. セキュリティーに関する考慮事項
HDCPの機能を使用する際は、次のセキュリティーに関する考慮事項に注意してください。
- リピーターシステムを設計する際は、次の条件でTX IPに受信ビデオが入らないようにブロックする必要があります。
- 受信ビデオがHDCPで暗号化されている (例えば、RX IPからの暗号化ステータスhdcp1_enabledまたはhdcp2_enabledがアサートされている) 場合に、送信ビデオがHDCPで暗号化されていない (例えば、TX IPからの暗号化ステータスhdcp1_enabledまたはhdcp2_enabledがアサートされていない)
- 受信ビデオがHDCP TYPE 1である (例えば、RX IPからのstreamid_typeがアサートされている) 場合に、送信ビデオがHDCP 1.4で暗号化されている (例えば、TX IPからの暗号化ステータスhdcp1_enabledがアサートされている)
- HDCPプロダクション・キーおよびユーザー暗号化キーの機密性と整合性を管理する必要があります。
- インテルでは、 インテル® Quartus® Primeプロジェクトの開発、および暗号化キーを含むソースファイルの設計を安全なコンピューティング環境で行い、キーを保護することを強く推奨しています。
- インテルでは、FPGAのデザイン・セキュリティー機能を使用し、デザイン (組み込まれている暗号化キーを含む) を不正なコピー、リバース・エンジニアリング、または改ざんから保護することを強く推奨しています。