HDMI インテル® Arria 10 FPGA IPデザイン例のユーザーガイド

ダウンロード PDF
ID 683156
日付 5/12/2021
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® Arria® 10 デバイス向けHDMI Intel® FPGA IPデザイン例のクイック・スタート・ガイド 2. HDMI 2.1のデザイン例 (Support FRL = 1) 3. HDMI 2.0のデザイン例 (Support FRL = 0) 4. HDMI 2.0を介したHDCPのデザイン例 5. HDMI インテル® Arria® FPGA IPデザイン例のユーザーガイド・アーカイブ 6. HDMI インテル® Arria® FPGA IPデザイン例のユーザーガイド改訂履歴
1. インテル® Arria® 10 デバイス向けHDMI Intel® FPGA IPデザイン例のクイック・スタート・ガイド x
1.1. デザインの生成 1.2. デザインのシミュレーション 1.3. デザインのコンパイルとテスト 1.4. HDMI Intel® FPGA IPデザイン例のパラメーター
2. HDMI 2.1のデザイン例 (Support FRL = 1) x
2.1. HDMI 2.1 RX-TX Retransmitデザインのブロック図 2.2. RX専用またはTX専用のデザインの作成 2.3. ハードウェアおよびソフトウェアの要件 2.4. ディレクトリー構造 2.5. デザインのコンポーネント 2.6. Dynamic Range and Mastering (HDR) InfoFrameの挿入とフィルタリング 2.7. デザインのソフトウェア・フロー 2.8. 異なるFRLレートでのデザインの実行 2.9. クロックスキーム 2.10. インターフェイスの信号 2.11. RTLパラメーターの設計 2.12. ハードウェアの設定 2.13. シミュレーションのテストベンチ 2.14. デザインにおける制限 2.15. デバッグの機能 2.16. デザインのアップグレード
2.5. デザインのコンポーネント x
2.5.1. HDMI TXのコンポーネント 2.5.2. HDMI RXのコンポーネント 2.5.3. トップレベルの共通ブロック
2.15. デバッグの機能 x
2.15.1. ソフトウェアのデバッグメッセージ 2.15.2. TXに接続されているシンクからのSCDC情報 2.15.3. クロック周波数の測定
3. HDMI 2.0のデザイン例 (Support FRL = 0) x
3.1. HDMI 2.0 RX-TX Retransmitデザインのブロック図 3.2. ハードウェアおよびソフトウェアの要件 3.3. ディレクトリー構造 3.4. デザインのコンポーネント 3.5. Dynamic Range and Mastering (HDR) InfoFrameの挿入とフィルタリング 3.6. クロックスキーム 3.7. インターフェイスの信号 3.8. RTLパラメーターの設計 3.9. ハードウェアの設定 3.10. シミュレーションのテストベンチ 3.11. デザインのアップグレード
4. HDMI 2.0を介したHDCPのデザイン例 x
4.1. HDCP (High-bandwidth Digital Content Protection) 4.2. HDMIを介したHDCPのデザイン例のアーキテクチャー 4.3. Nios IIプロセッサーのソフトウェア・フロー 4.4. デザインのウォークスルー 4.5. FPGAデザインに組み込まれている暗号化キーの保護 4.6. セキュリティーに関する考慮事項 4.7. デバッグのガイドライン
4.4. デザインのウォークスルー x
4.4.1. ハードウェアのセットアップ 4.4.2. デザインの生成 4.4.3. HDCPプロダクション・キーの組み込み 4.4.4. デザインのコンパイル 4.4.5. 結果の確認
4.4.3. HDCPプロダクション・キーの組み込み x
4.4.3.1. FPGAでのプレーンHDCPプロダクション・キーの格納 (Support HDCP Key Management = 0） 4.4.3.2. 外部フラッシュメモリーまたはEEPROMでの暗号化されているHDCPプロダクション・キーの格納 (Support HDCP Key Management = 1)
4.4.5. 結果の確認 x
4.4.5.1. プッシュボタンとLEDの機能
4.7. デバッグのガイドライン x
4.7.1. HDCPのステータス信号 4.7.2. HDCPのソフトウェア・パラメーターの変更 4.7.3. DCPキーファイルからのHDCPキーのマッピング 4.7.4. よくあるご質問 (FAQ)
4.7.3. DCPキーファイルからのHDCPキーのマッピング x
4.7.3.1. hdcp1x_tx_kmem.vファイルとhdcp1x_rx_kmem.vファイル 4.7.3.2. hdcp2x_rx_kmem.vファイル 4.7.3.3. hdcp2x_tx_kmem.vファイル
1. インテル® Arria® 10 デバイス向けHDMI Intel® FPGA IPデザイン例のクイック・スタート・ガイド
2. HDMI 2.1のデザイン例 (Support FRL = 1)
3. HDMI 2.0のデザイン例 (Support FRL = 0)
4. HDMI 2.0を介したHDCPのデザイン例
5. HDMI インテル® Arria® FPGA IPデザイン例のユーザーガイド・アーカイブ
6. HDMI インテル® Arria® FPGA IPデザイン例のユーザーガイド改訂履歴

3.5. Dynamic Range and Mastering (HDR) InfoFrameの挿入とフィルタリング

HDMI Intel® FPGA IPのデザイン例には、RX-TXループバック・システムにHDR InfoFrameを挿入するデモンストレーションが含まれています。

HDMI Specification version 2.0bでは、Dynamic Range and Mastering InfoFrameをHDMI補助ストリームを介して送信することができます。デモンストレーションでは、補助データ挿入ブロックでHDRの挿入をサポートしています。モジュールの信号リストの表で指定されているように目的のHDR InfoFrameパケットをフォーマットし、提供されているAUX挿入制御モジュールを使用してビデオフレームごとに1回HDR InfoFrameの挿入をスケジュールするだけで行うことができます。

このコンフィグレーション例では、着信補助ストリームにすでにHDR InfoFrameが含まれているインスタンスでは、ストリーミングされるHDRコンテンツがフィルタリングされます。フィルタリングにより、送信されるHDR InfoFrameの競合を回避し、HDRサンプル・データ・モジュールで指定されている値のみが使用されるようになります。

図 25. Dynamic Range and Mastering InfoFrameの挿入を行うRX-TXリンク次の図は、RX-TXリンクのブロック図を表しています。これには、HDMI TXコアの補助ストリームへのDynamic Range and Mastering InfoFrameの挿入が含まれています。
表 36.  補助データ挿入ブロック (altera_hdmi_aux_hdr) の信号
信号 方向 幅 説明
クロックとリセット
clk 入力 1 クロック入力。このクロックは、リンク・スピード・クロックに接続する必要があります。
reset 入力 1 リセット入力
補助パケット・ジェネレーターとマルチプレクサーの信号
multiplexer_out_data 出力 72 マルチプレクサーからのAvalonストリーミング出力
multiplexer_out_valid 出力 1
multiplexer_out_ready 出力 1
multiplexer_out_startofpacket 出力 1
multiplexer_out_endofpacket 出力 1
multiplexer_out_channel 出力 11
multiplexer_in_data 入力 72 マルチプレクサーのIn1ポートへのAvalonストリーミング入力
multiplexer_in_valid 入力 1
multiplexer_in_ready 入力 1
multiplexer_in_startofpacket 入力 1
multiplexer_in_endofpacket 入力 1
コントロール信号
hdmi_tx_vsync 入力 1 HDMI TXビデオのVsync。この信号は、リンク・スピード・クロック・ドメインに同期している必要があります。コアは、この信号の立ち上がりエッジで補助ストリームにHDR InfoFrameを挿入します。
表 37.  HDRデータモジュール (altera_hdmi_hdr_infoframe) の信号
信号 方向 幅 説明
hb0 出力 8 Dynamic Range and Mastering InfoFrameのヘッダーバイト0: InfoFrameタイプコード
hb1 出力 8 Dynamic Range and Mastering InfoFrameのヘッダーバイト1: InfoFrameバージョン番号
hb2 出力 8 Dynamic Range and Mastering InfoFrameのヘッダーバイト2: InfoFrameの長さ
pb 入力 224 Dynamic Range and Mastering InfoFrameのデータバイト
表 38.  Dynamic Range and Mastering InfoFrameのデータ・バイト・バンドルのビットフィールド
ビットフィールド 定義 静的メタデータタイプ1
7:0 データバイト1: {5'h0, EOTF[2:0]}
15:8 データバイト2: {5'h0, Static_Metadata_Descriptor_ID[2:0]}
23:16 データバイト3: Static_Metadata_Descriptor display_primaries_x[0]、LSB
31:24 データバイト4: Static_Metadata_Descriptor display_primaries_x[0]、MSB
39:32 データバイト5: Static_Metadata_Descriptor display_primaries_y[0]、LSB
47:40 データバイト6: Static_Metadata_Descriptor display_primaries_y[0]、MSB
55:48 データバイト7: Static_Metadata_Descriptor display_primaries_x[1]、LSB
63:56 データバイト8: Static_Metadata_Descriptor display_primaries_x[1]、MSB
71:64 データバイト9: Static_Metadata_Descriptor display_primaries_y[1]、LSB
79:72 データバイト10: Static_Metadata_Descriptor display_primaries_y[1]、MSB
87:80 データバイト11: Static_Metadata_Descriptor display_primaries_x[2]、LSB
95:88 データバイト12: Static_Metadata_Descriptor display_primaries_x[2]、MSB
103:96 データバイト13: Static_Metadata_Descriptor display_primaries_y[2]、LSB
111:104 データバイト14: Static_Metadata_Descriptor display_primaries_y[2]、MSB
119:112 データバイト15: Static_Metadata_Descriptor white_point_x、LSB
127:120 データバイト16: Static_Metadata_Descriptor white_point_x、MSB
135:128 データバイト17: Static_Metadata_Descriptor white_point_y、LSB
143:136 データバイト18: Static_Metadata_Descriptor white_point_y、MSB
151:144 データバイト19: Static_Metadata_Descriptor max_display_mastering_luminance、LSB
159:152 データバイト20: Static_Metadata_Descriptor max_display_mastering_luminance、MSB
167:160 データバイト21: Static_Metadata_Descriptor min_display_mastering_luminance、LSB
175:168 データバイト22: Static_Metadata_Descriptor min_display_mastering_luminance、MSB
183:176 データバイト23: Static_Metadata_Descriptor Maximum Content Light Level、LSB
191:184 データバイト24: Static_Metadata_Descriptor Maximum Content Light Level、MSB
199:192 データバイト25: Static_Metadata_Descriptor Maximum Frame-average Light Level、LSB
207:200 データバイト26: Static_Metadata_Descriptor Maximum Frame-average Light Level、MSB
215:208 予約済み
223:216 予約済み

HDRの挿入とフィルタリングの無効化

HDRの挿入とフィルターを無効にすると、RX-TX Retransmitのデザイン例を変更することなく、ソースの補助ストリームですでに利用可能なHDRコンテンツの再送を確認することができます。

HDR InfoFrameの挿入とフィルタリングを無効にするには、次の手順に従います。

  1. rxtx_link.vファイルでblock_ext_hdr_infoframeを1’b0に設定し、補助ストリームからHDR InfoFrameがフィルタリングされないようにします。
  2. altera_hdmi_aux_hdr.vファイルでavalon_st_multiplexerインスタンスのmultiplexer_in0_validを1'b0に設定し、補助パケット・ジェネレーターが追加HDR InfoFrameを形成してTX補助ストリームに挿入しないようにします。
レベル 2 の表題