HDMI インテル® Arria 10 FPGA IPデザイン例のユーザーガイド

ダウンロード PDF
ID 683156
日付 5/12/2021
Public

インテルのみ表示可能 — GUID: hth1618812714356

Ixiasoft

詳細を見る

ドキュメント目次
ドキュメント目次 x
1. インテル® Arria® 10 デバイス向けHDMI Intel® FPGA IPデザイン例のクイック・スタート・ガイド 2. HDMI 2.1のデザイン例 (Support FRL = 1) 3. HDMI 2.0のデザイン例 (Support FRL = 0) 4. HDMI 2.0を介したHDCPのデザイン例 5. HDMI インテル® Arria® FPGA IPデザイン例のユーザーガイド・アーカイブ 6. HDMI インテル® Arria® FPGA IPデザイン例のユーザーガイド改訂履歴
1. インテル® Arria® 10 デバイス向けHDMI Intel® FPGA IPデザイン例のクイック・スタート・ガイド x
1.1. デザインの生成 1.2. デザインのシミュレーション 1.3. デザインのコンパイルとテスト 1.4. HDMI Intel® FPGA IPデザイン例のパラメーター
2. HDMI 2.1のデザイン例 (Support FRL = 1) x
2.1. HDMI 2.1 RX-TX Retransmitデザインのブロック図 2.2. RX専用またはTX専用のデザインの作成 2.3. ハードウェアおよびソフトウェアの要件 2.4. ディレクトリー構造 2.5. デザインのコンポーネント 2.6. Dynamic Range and Mastering (HDR) InfoFrameの挿入とフィルタリング 2.7. デザインのソフトウェア・フロー 2.8. 異なるFRLレートでのデザインの実行 2.9. クロックスキーム 2.10. インターフェイスの信号 2.11. RTLパラメーターの設計 2.12. ハードウェアの設定 2.13. シミュレーションのテストベンチ 2.14. デザインにおける制限 2.15. デバッグの機能 2.16. デザインのアップグレード
2.5. デザインのコンポーネント x
2.5.1. HDMI TXのコンポーネント 2.5.2. HDMI RXのコンポーネント 2.5.3. トップレベルの共通ブロック
2.15. デバッグの機能 x
2.15.1. ソフトウェアのデバッグメッセージ 2.15.2. TXに接続されているシンクからのSCDC情報 2.15.3. クロック周波数の測定
3. HDMI 2.0のデザイン例 (Support FRL = 0) x
3.1. HDMI 2.0 RX-TX Retransmitデザインのブロック図 3.2. ハードウェアおよびソフトウェアの要件 3.3. ディレクトリー構造 3.4. デザインのコンポーネント 3.5. Dynamic Range and Mastering (HDR) InfoFrameの挿入とフィルタリング 3.6. クロックスキーム 3.7. インターフェイスの信号 3.8. RTLパラメーターの設計 3.9. ハードウェアの設定 3.10. シミュレーションのテストベンチ 3.11. デザインのアップグレード
4. HDMI 2.0を介したHDCPのデザイン例 x
4.1. HDCP (High-bandwidth Digital Content Protection) 4.2. HDMIを介したHDCPのデザイン例のアーキテクチャー 4.3. Nios IIプロセッサーのソフトウェア・フロー 4.4. デザインのウォークスルー 4.5. FPGAデザインに組み込まれている暗号化キーの保護 4.6. セキュリティーに関する考慮事項 4.7. デバッグのガイドライン
4.4. デザインのウォークスルー x
4.4.1. ハードウェアのセットアップ 4.4.2. デザインの生成 4.4.3. HDCPプロダクション・キーの組み込み 4.4.4. デザインのコンパイル 4.4.5. 結果の確認
4.4.3. HDCPプロダクション・キーの組み込み x
4.4.3.1. FPGAでのプレーンHDCPプロダクション・キーの格納 (Support HDCP Key Management = 0） 4.4.3.2. 外部フラッシュメモリーまたはEEPROMでの暗号化されているHDCPプロダクション・キーの格納 (Support HDCP Key Management = 1)
4.4.5. 結果の確認 x
4.4.5.1. プッシュボタンとLEDの機能
4.7. デバッグのガイドライン x
4.7.1. HDCPのステータス信号 4.7.2. HDCPのソフトウェア・パラメーターの変更 4.7.3. DCPキーファイルからのHDCPキーのマッピング 4.7.4. よくあるご質問 (FAQ)
4.7.3. DCPキーファイルからのHDCPキーのマッピング x
4.7.3.1. hdcp1x_tx_kmem.vファイルとhdcp1x_rx_kmem.vファイル 4.7.3.2. hdcp2x_rx_kmem.vファイル 4.7.3.3. hdcp2x_tx_kmem.vファイル
1. インテル® Arria® 10 デバイス向けHDMI Intel® FPGA IPデザイン例のクイック・スタート・ガイド
2. HDMI 2.1のデザイン例 (Support FRL = 1)
3. HDMI 2.0のデザイン例 (Support FRL = 0)
4. HDMI 2.0を介したHDCPのデザイン例
5. HDMI インテル® Arria® FPGA IPデザイン例のユーザーガイド・アーカイブ
6. HDMI インテル® Arria® FPGA IPデザイン例のユーザーガイド改訂履歴

4.4.3.2. 外部フラッシュメモリーまたはEEPROMでの暗号化されているHDCPプロダクション・キーの格納 (Support HDCP Key Management = 1)

図 34. HDCPキー管理の概要

Support HDCP Key Managementパラメーターがオンになっている場合は、インテルが提供するキー暗号化 (KEYENC) デザインを使用して、HDCPプロダクション・キーの暗号化の制御を保持します。HDCPプロダクション・キーと128ビットのHDCP保護キーを提供する必要があります。HDCP保護キーは、HDCPプロダクション・キーを暗号化し、キーをHDMIドーターカードの外部フラッシュメモリー (EEPROMなど) に格納します。

Support HDCP Key Managementパラメーターをオンにすると、キー復号化機能 (KEYDEC) がHDCP IPコアで利用可能になります。同じHDCP保護キーをKEYDECで使用し、ランタイムにHDCPプロダクション・キーを処理エンジンに向けて取得します。KEYENCおよびKEYDECは、Atmel AT24CS32 32Kビット・シリアルEEPROM、Atmel AT24C16A 16Kビット・シリアルEEPROM、および少なくとも16KビットのROMサイズの互換性のあるI2C EEPROMデバイスをサポートします。
注: HDMI 2.0 FMCドーターカード・リビジョン11の場合は、ドーターカードのEEPROMがAtmel AT24CS32であることを確認してください。Bitec HDMI 2.0 FMCドーターカード・リビジョン11で使用されるEEPROMには2つの異なるサイズがあります。

HDCPプロダクション・キーをKEYENCデザインに含め、暗号化されているHDCPプロダクション・キーをEEPROMにプログラミングするには、次の手順に従います。

  1. ハードウェア・デモンストレーション・ファイルを次のパスから作業ディレクトリーにコピーします。<IP Root Directory>/hdcp2x/hw_demo/hdcp_key_encryption/<Device Family Name>
  2. software/key_encrypt_src/ directoryでソフトウェア・ファイル (main.c) を検索し、使用しているEEPROMに応じて、ソフトウェア・パラメーターの#EEPROM_REVISIONを変更します。
  3. software/key_encrypt_src/ directoryでソフトウェア・ヘッダー・ファイル (hdcp_keys.h) を検索し、以下に示されている例のように、HDCPプロダクション・キーとHDCP保護キーをビッグ・エンディアン形式で含めます。
    図 35. RX秘密鍵向けファクシミリ・キーR1のデータ配列
    図 36. HDCPプロダクション・キーのデータ配列 (プレースホルダー)
    図 37. HDCP保護キーのデータ配列 (事前定義されているキー)
  4. ./runall.tclを実行します。このスクリプトは、次のコマンドを実行します。
    • IPカタログファイルの生成
    • プラットフォーム・デザイナー・システムの生成
    • インテル® Quartus® Primeプロジェクトの作成
    • ソフトウェア・ワークスペースの作成とソフトウェアのビルド
    • 完全なコンパイルの実行
  5. ソフトウェア・オブジェクト・ファイル (.sof) をFPGAにダウンロードし、暗号化されているHDCPプロダクション・キーをEEPROMにプログラミングします。
  6. EEPROMイメージファイルを生成するには、read_mem.tclを編集し、hardware_nameとdevice_nameが実行中のハードウェアと一致していることを確認します。
  7. 「quartus_stp -t read_mem.tcl」を実行します。このスクリプトは、同じディレクトリー下に.hexファイル形式でEEPROMイメージファイルを生成します。

Arria 10 HDMI RX-TX Retransmit デザイン例をSupport HDCP 2.3およびSupport HDCP 1.4パラメーターをオンにして生成します。その後、次の手順に従いHDCP保護キーを含めます。

  1. 次のメモリー初期化ファイル (.mif) を <project directory>/rtl/hdcp/ directoryで検索します。
    • hdcp2x_rx_kmem.mif
    • hdcp2x_tx_kmem.mif
    • hdcp1x_rx_kmem.mif
    • hdcp1x_tx_kmem.mif
  2. hdcp2x_rx_kmem.mifファイルを開きます。次の例に示すように、事前定義されているHDCP保護キーを検索し、お使いのHDCP保護キーにビッグ・エンディアン形式で置き換えます。
    図 38. hdcp2x_rx_kmem.mifの初期化されているHDCP保護キー
  3. 以下の例に示すように、他のメモリー初期化ファイルに対してステップ2を繰り返します。
    図 39. hdcp2x_tx_kmem.mifの初期化されているHDCP保護キー
    図 40. hdcp1x_rx_kmem.mifの初期化されているHDCP保護キー
    図 41. hdcp1x_tx_kmem.mifの初期化されているHDCP保護キー
レベル 2 の表題