HDMI インテル® Arria 10 FPGA IPデザイン例のユーザーガイド

ダウンロード PDF
ID 683156
日付 5/12/2021
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® Arria® 10 デバイス向けHDMI Intel® FPGA IPデザイン例のクイック・スタート・ガイド 2. HDMI 2.1のデザイン例 (Support FRL = 1) 3. HDMI 2.0のデザイン例 (Support FRL = 0) 4. HDMI 2.0を介したHDCPのデザイン例 5. HDMI インテル® Arria® FPGA IPデザイン例のユーザーガイド・アーカイブ 6. HDMI インテル® Arria® FPGA IPデザイン例のユーザーガイド改訂履歴
1. インテル® Arria® 10 デバイス向けHDMI Intel® FPGA IPデザイン例のクイック・スタート・ガイド x
1.1. デザインの生成 1.2. デザインのシミュレーション 1.3. デザインのコンパイルとテスト 1.4. HDMI Intel® FPGA IPデザイン例のパラメーター
2. HDMI 2.1のデザイン例 (Support FRL = 1) x
2.1. HDMI 2.1 RX-TX Retransmitデザインのブロック図 2.2. RX専用またはTX専用のデザインの作成 2.3. ハードウェアおよびソフトウェアの要件 2.4. ディレクトリー構造 2.5. デザインのコンポーネント 2.6. Dynamic Range and Mastering (HDR) InfoFrameの挿入とフィルタリング 2.7. デザインのソフトウェア・フロー 2.8. 異なるFRLレートでのデザインの実行 2.9. クロックスキーム 2.10. インターフェイスの信号 2.11. RTLパラメーターの設計 2.12. ハードウェアの設定 2.13. シミュレーションのテストベンチ 2.14. デザインにおける制限 2.15. デバッグの機能 2.16. デザインのアップグレード
2.5. デザインのコンポーネント x
2.5.1. HDMI TXのコンポーネント 2.5.2. HDMI RXのコンポーネント 2.5.3. トップレベルの共通ブロック
2.15. デバッグの機能 x
2.15.1. ソフトウェアのデバッグメッセージ 2.15.2. TXに接続されているシンクからのSCDC情報 2.15.3. クロック周波数の測定
3. HDMI 2.0のデザイン例 (Support FRL = 0) x
3.1. HDMI 2.0 RX-TX Retransmitデザインのブロック図 3.2. ハードウェアおよびソフトウェアの要件 3.3. ディレクトリー構造 3.4. デザインのコンポーネント 3.5. Dynamic Range and Mastering (HDR) InfoFrameの挿入とフィルタリング 3.6. クロックスキーム 3.7. インターフェイスの信号 3.8. RTLパラメーターの設計 3.9. ハードウェアの設定 3.10. シミュレーションのテストベンチ 3.11. デザインのアップグレード
4. HDMI 2.0を介したHDCPのデザイン例 x
4.1. HDCP (High-bandwidth Digital Content Protection) 4.2. HDMIを介したHDCPのデザイン例のアーキテクチャー 4.3. Nios IIプロセッサーのソフトウェア・フロー 4.4. デザインのウォークスルー 4.5. FPGAデザインに組み込まれている暗号化キーの保護 4.6. セキュリティーに関する考慮事項 4.7. デバッグのガイドライン
4.4. デザインのウォークスルー x
4.4.1. ハードウェアのセットアップ 4.4.2. デザインの生成 4.4.3. HDCPプロダクション・キーの組み込み 4.4.4. デザインのコンパイル 4.4.5. 結果の確認
4.4.3. HDCPプロダクション・キーの組み込み x
4.4.3.1. FPGAでのプレーンHDCPプロダクション・キーの格納 (Support HDCP Key Management = 0） 4.4.3.2. 外部フラッシュメモリーまたはEEPROMでの暗号化されているHDCPプロダクション・キーの格納 (Support HDCP Key Management = 1)
4.4.5. 結果の確認 x
4.4.5.1. プッシュボタンとLEDの機能
4.7. デバッグのガイドライン x
4.7.1. HDCPのステータス信号 4.7.2. HDCPのソフトウェア・パラメーターの変更 4.7.3. DCPキーファイルからのHDCPキーのマッピング 4.7.4. よくあるご質問 (FAQ)
4.7.3. DCPキーファイルからのHDCPキーのマッピング x
4.7.3.1. hdcp1x_tx_kmem.vファイルとhdcp1x_rx_kmem.vファイル 4.7.3.2. hdcp2x_rx_kmem.vファイル 4.7.3.3. hdcp2x_tx_kmem.vファイル
1. インテル® Arria® 10 デバイス向けHDMI Intel® FPGA IPデザイン例のクイック・スタート・ガイド
2. HDMI 2.1のデザイン例 (Support FRL = 1)
3. HDMI 2.0のデザイン例 (Support FRL = 0)
4. HDMI 2.0を介したHDCPのデザイン例
5. HDMI インテル® Arria® FPGA IPデザイン例のユーザーガイド・アーカイブ
6. HDMI インテル® Arria® FPGA IPデザイン例のユーザーガイド改訂履歴

4.1. HDCP (High-bandwidth Digital Content Protection)

HDCP (High-bandwidth Digital Content Protection) は、デジタル権利保護の形態の1つで、ソースとディスプレイ間の安全な接続を確立するためのものです。

インテルは、Digital Content Protection LLCグループによってライセンス供与されている独自のテクノロジーを作成しました。HDCPはコピー防止の方法であり、オーディオ/ビデオ・ストリームが送信機と受信機の間で暗号化され、違法コピーから保護されます。

HDCPの機能は、HDCP Specification version 1.4およびHDCP Specification version 2.3に準拠しています。

HDCP 1.4 IPおよびHDCP 2.3 IPは、ハードウェアのコアロジック内ですべての計算を実行します。機密値 (秘密鍵やセッション鍵など) には暗号化されたIPの外部からアクセスすることはできません。

表 51.  HDCP IPの機能
HDCP IP 機能
HDCP 1.4 IP
  • 認証交換
    • マスターキー (Km) の計算
    • ランダムなAnの生成
    • セッションキー (Ks)、M0およびR0の計算
  • リピーターによる認証
    • VとV’の計算および検証
  • リンクの整合性の検証
    • フレームキー (Ki)、MiおよびRiの計算
  • すべての暗号モード (hdcpBlockCipher、hdcpStreamCipher、hdcpRekeyCipher、およびhdcpRngCipherなど)
  • 元の暗号化ステータス信号 (DVI) と拡張暗号化ステータス信号 (HDMI)
  • 真の乱数ジェネレーター (TRNG)
    • ハードウェア・ベースの完全なデジタル実装および非決定論的乱数ジェネレーター
HDCP 2.3 IP
  • マスターキー (km)、セッションキー (ks)、ノンス (rn、riv) の生成
    • NIST.SP800-90Aの乱数生成に準拠
  • 認証と鍵交換
    • NIST.SP800-90Aの乱数生成に準拠しているrtxおよびrrxの乱数の生成
    • DCP公開鍵 (kpubdcp) を使用する受信者証明書 (certrx) の署名検証
    • 3072ビットのRSASSA-PKCS#1 v1.5
    • マスターキー (km) のRSAES-OAEP (PKCS#1 v2.1) 暗号化と復号化
    • AES-CTRモードを使用するkd (dkey0、dkey1) の導出
    • HとH’の計算と検証
    • Ekh (km) とkm (ペアリング) の計算
  • リピーターによる認証
    • VとV’の計算と検証
    • MとM’の計算と検証
  • システム更新の可能性 (SRM）
    • kpubdcpを使用するSRM署名検証
    • 3072ビットのRSASSA-PKCS#1 v1.5
  • セッションキーの交換
  • Edkey (ks) とrivの生成と計算
  • AES-CTRモードを使用するdkey2の導出
  • 位置確認
    • LとL’の計算と検証
    • ノンスの生成 (rn)
  • データストリーム管理
    • AES-CTRモードベースのキーストリーム生成
  • 非対称暗号アルゴリズム
    • モジュラス長が1024 (kpubrx) ビットおよび3072 (kpubdcp) ビットのRSA
    • モジュラス長が512 (kprivrx) ビットで指数長が512 (kprivrx) ビットのRSA-CRT (中国剰余定理)
  • 低レベルの暗号化機能
    • 対称暗号アルゴリズム
      • キー長が128ビットのAES-CTRモード
    • ハッシュ、MGF、HMACアルゴリズム
      • SHA256
      • HMAC-SHA256
      • MGF1-SHA256
    • 真の乱数ジェネレーター (TRNG)
      • NIST.SP800-90A準拠
      • ハードウェア・ベースの完全なデジタル実装および非決定論的乱数ジェネレーター
レベル 2 の表題