HDMI インテル® Arria 10 FPGA IPデザイン例のユーザーガイド

ダウンロード PDF
ID 683156
日付 5/12/2021
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® Arria® 10 デバイス向けHDMI Intel® FPGA IPデザイン例のクイック・スタート・ガイド 2. HDMI 2.1のデザイン例 (Support FRL = 1) 3. HDMI 2.0のデザイン例 (Support FRL = 0) 4. HDMI 2.0を介したHDCPのデザイン例 5. HDMI インテル® Arria® FPGA IPデザイン例のユーザーガイド・アーカイブ 6. HDMI インテル® Arria® FPGA IPデザイン例のユーザーガイド改訂履歴
1. インテル® Arria® 10 デバイス向けHDMI Intel® FPGA IPデザイン例のクイック・スタート・ガイド x
1.1. デザインの生成 1.2. デザインのシミュレーション 1.3. デザインのコンパイルとテスト 1.4. HDMI Intel® FPGA IPデザイン例のパラメーター
2. HDMI 2.1のデザイン例 (Support FRL = 1) x
2.1. HDMI 2.1 RX-TX Retransmitデザインのブロック図 2.2. RX専用またはTX専用のデザインの作成 2.3. ハードウェアおよびソフトウェアの要件 2.4. ディレクトリー構造 2.5. デザインのコンポーネント 2.6. Dynamic Range and Mastering (HDR) InfoFrameの挿入とフィルタリング 2.7. デザインのソフトウェア・フロー 2.8. 異なるFRLレートでのデザインの実行 2.9. クロックスキーム 2.10. インターフェイスの信号 2.11. RTLパラメーターの設計 2.12. ハードウェアの設定 2.13. シミュレーションのテストベンチ 2.14. デザインにおける制限 2.15. デバッグの機能 2.16. デザインのアップグレード
2.5. デザインのコンポーネント x
2.5.1. HDMI TXのコンポーネント 2.5.2. HDMI RXのコンポーネント 2.5.3. トップレベルの共通ブロック
2.15. デバッグの機能 x
2.15.1. ソフトウェアのデバッグメッセージ 2.15.2. TXに接続されているシンクからのSCDC情報 2.15.3. クロック周波数の測定
3. HDMI 2.0のデザイン例 (Support FRL = 0) x
3.1. HDMI 2.0 RX-TX Retransmitデザインのブロック図 3.2. ハードウェアおよびソフトウェアの要件 3.3. ディレクトリー構造 3.4. デザインのコンポーネント 3.5. Dynamic Range and Mastering (HDR) InfoFrameの挿入とフィルタリング 3.6. クロックスキーム 3.7. インターフェイスの信号 3.8. RTLパラメーターの設計 3.9. ハードウェアの設定 3.10. シミュレーションのテストベンチ 3.11. デザインのアップグレード
4. HDMI 2.0を介したHDCPのデザイン例 x
4.1. HDCP (High-bandwidth Digital Content Protection) 4.2. HDMIを介したHDCPのデザイン例のアーキテクチャー 4.3. Nios IIプロセッサーのソフトウェア・フロー 4.4. デザインのウォークスルー 4.5. FPGAデザインに組み込まれている暗号化キーの保護 4.6. セキュリティーに関する考慮事項 4.7. デバッグのガイドライン
4.4. デザインのウォークスルー x
4.4.1. ハードウェアのセットアップ 4.4.2. デザインの生成 4.4.3. HDCPプロダクション・キーの組み込み 4.4.4. デザインのコンパイル 4.4.5. 結果の確認
4.4.3. HDCPプロダクション・キーの組み込み x
4.4.3.1. FPGAでのプレーンHDCPプロダクション・キーの格納 (Support HDCP Key Management = 0） 4.4.3.2. 外部フラッシュメモリーまたはEEPROMでの暗号化されているHDCPプロダクション・キーの格納 (Support HDCP Key Management = 1)
4.4.5. 結果の確認 x
4.4.5.1. プッシュボタンとLEDの機能
4.7. デバッグのガイドライン x
4.7.1. HDCPのステータス信号 4.7.2. HDCPのソフトウェア・パラメーターの変更 4.7.3. DCPキーファイルからのHDCPキーのマッピング 4.7.4. よくあるご質問 (FAQ)
4.7.3. DCPキーファイルからのHDCPキーのマッピング x
4.7.3.1. hdcp1x_tx_kmem.vファイルとhdcp1x_rx_kmem.vファイル 4.7.3.2. hdcp2x_rx_kmem.vファイル 4.7.3.3. hdcp2x_tx_kmem.vファイル
1. インテル® Arria® 10 デバイス向けHDMI Intel® FPGA IPデザイン例のクイック・スタート・ガイド
2. HDMI 2.1のデザイン例 (Support FRL = 1)
3. HDMI 2.0のデザイン例 (Support FRL = 0)
4. HDMI 2.0を介したHDCPのデザイン例
5. HDMI インテル® Arria® FPGA IPデザイン例のユーザーガイド・アーカイブ
6. HDMI インテル® Arria® FPGA IPデザイン例のユーザーガイド改訂履歴

4.7.4. よくあるご質問 (FAQ)

表 55.  障害の症状とガイドライン
番号 障害の症状 ガイドライン
1. RXでは暗号化されているビデオを受信していますが、TXは青色または黒色の静的ビデオを送信しています。 これは、外部シンクでのTX認証が失敗しているために発生します。アップストリームからの着信ビデオが暗号化されている場合に、HDCP対応のリピーターでは暗号化されていない形式のビデオを送信してはなりません。これを実現するため、TX HDCPの暗号化ステータス信号が非アクティブで、RX HDCPの復号化ステータス信号がアクティブな場合は、青色または黒色の静的ビデオが発信ビデオに置き換わります。

実際のガイドラインについては、セキュリティーに関する考慮事項 を参照してください。ただし、この動作により、HDCPデザインを有効にしている際にデバッグプロセスが妨げられる場合があります。次に、デザイン例でビデオのブロッキングを無効にする方法を示します。

  1. デザイン例のトップレベルで、次のポート接続を見つけます。このポートは、hdmi_tx_topモジュールに属しています。
  2. ポート接続を次の行に変更します。
2. TX HDCPの暗号化ステータス信号はアクティブですが、雪の画像がダウンストリームのシンクで表示されます。 これは、ダウンストリームのシンクが、発信する暗号化済みビデオを正しく復号化していないために発生します。グローバル定数 (LC128) をTX HDCP IPに提供していることを確認してください。値がプロダクション値で、正しいことを確認する必要があります。
3. TX HDCPの暗号化ステータス信号が不安定である、もしくは常に非アクティブです。 これは、ダウンストリームのシンクでのTX認証が失敗しているために発生します。デバッグプロセスを容易にするために、hdcp.cのDEBUG_MODE_HDCPパラメーターを有効にすることができます。

ガイドラインについては、HDCPのソフトウェア・パラメーターの変更 を参照してください。次の3aから3cは、TX認証が失敗する原因として考えられます。

3a. ソフトウェアのデバッグログで、「HDCP 1.4がダウンストリーム (Rx) でサポートされていません」というメッセージの出力が続きます。 このメッセージは、ダウンストリームのシンクがHDCP 2.3とHDCP 1.4をどちらもサポートしていないことを示します。ダウンストリームのシンクがHDCP 2.3またはHDCP 1.4をサポートしていることを確認してください。
3b. TX認証が途中で失敗します。 これは、TX認証の一部 (署名の検証、位置の確認など) が失敗する可能性があるために発生します。ダウンストリームのシンクでファクシミリ・キーではなくプロダクション・キーを使用していることを確認してください。
3c. ソフトウェアのデバッグログで、HDCP認証が完了した後も、「再認証が必要です」という出力が続きます。 このメッセージは、受信ビデオが正しく復号化されていないために、ダウンストリームのシンクが再認証を要求していることを示します。TX HDCP IPにグローバル定数 (LC128) を提供していることを確認してください。値がプロダクション値で、正しいことを確認する必要があります。
4. アップストリームのソースでHDCPを有効にしていますが、RX HDCPの復号化ステータス信号が非アクティブです。 これは、RX HDCP IPが認証済みの状態に達していないことを示します。デフォルトで、デザイン例ではREPEATER_MODEパラメーターが有効になっています。REPEATER_MODEが有効になっている場合は、TX HDCP IPが認証されていることを確認します。

REPEATER_MODEパラメーターが有効になっている場合に、TXがHDCP対応のシンクに接続されると、RX HDCP IPはリピーターとして認証を試みます。TX HDCP IPがダウンストリームのシンクとの認証を完了し、RECEIVERID_LISTをRX HDCP IPに渡すのを待機している間、認証は途中で停止します。HDCPの仕様で定義されているタイムアウトは2秒です。TX HDCP IPがこの期間内に認証を完了できない場合、アップストリームのソースは認証を失敗として扱い、HDCPの仕様で指定されているように再認証を開始します。

注:
  • REPEATER_MODEパラメーターをデバッグの目的で無効にする方法については、HDCPのソフトウェア・パラメーターの変更 を参照してください。REPEATER_MODEパラメーターを無効にすると、RX HDCP IPはかならず、エンドポイントのレシーバーとして認証を試みます。TX HDCP IPは、認証プロセスをゲーティングしません。
  • REPEATER_MODEパラメーターが有効になっていない場合は、HDCP IPに提供されるHDCPキーがプロダクション値であり、値が正しいことを確認してください。
5. RX HDCPの復号化ステータス信号が不安定です。 これは、認証状態が達成された直後に、RX HDCP IPが再認証を要求したことを意味します。これは、着信する暗号化済みビデオがRX HDCP IPで正しく復号化されていないために発生すると考えられます。RX HDCP IPコアに提供されるグローバル定数 (LC128) がプロダクション値であり、値が正しいことを確認してください。
レベル 2 の表題