インテルのみ表示可能 — GUID: xip1614817765005
Ixiasoft
1. 頭字語
2. はじめに
3. IPアーキテクチャーと機能の説明
4. 高度な機能
5. インターフェイス
6. パラメーター
7. テストベンチ
8. トラブルシューティング/デバッグ
9. F-タイル Avalon ストリーミング・インテル FPGA IP for PCI Expressユーザーガイドのアーカイブ
10. F-タイル Avalon ストリーミング・インテル FPGA IP for PCI Express ユーザーガイドの改訂履歴
A. コンフィグレーション・スペース・レジスター
B. エンドポイントモードでのアドレス変換サービス(ATS)の実装
C. TLPバイパスモードでユーザー・アプリケーションに転送されるパケット
D. Root Port BFM
E. 独立したリセットに対する分岐エンドポイントのサポート
5.1. このボードについて
5.2. クロックおよびリセット
5.3. シリアル・データ・インタフェース
5.4. Avalon-ST インターフェイス
5.5. 割り込みインターフェイス
5.6. ハードIP Statusインターフェイス
5.7. エラー・インターフェイス
5.8. 10ビットタグサポートインターフェイス
5.9. コンプリーション・タイムアウト・エラー。
5.10. Power Management Interface
5.11. ホット・プラグ・インターフェイス(RPのみ)
5.12. ペイロード出力インターフェイス
5.13. コンフィグレーションインターセプトインターフェイス(EPのみ)
5.14. ハードIPリコンフィグレーション・インターフェイス
5.15. PHYリコンフィグレーション・インターフェイス
5.16. ページリクエストサービス(PRS)インターフェイス(EPのみ)
5.17. FLRインターフェイス信号
5.18. PTMインターフェイス信号
5.19. VFエラー・フラグ・インターフェイス信号
5.20. VirtIOPCIコンフィグレーション・アクセスインターフェイス信号
6.2.3.1. デバイス・ケイパビリティー
6.2.3.2. Link Capabilities
6.2.3.3. Legacy Interrupt Pin Register
6.2.3.4. MSI-X Capabilities
6.2.3.5. MSI-X Capabilities
6.2.3.6. スロット・ケイパビリティー
6.2.3.7. レイテンシー・トレランス・レポート(LTR)
6.2.3.8. Process Address Space ID (PASID)
6.2.3.9. Device Serial Number Capability
6.2.3.10. Page Request Service (PRS)
6.2.3.11. Access Control Service (ACS) Capabilities
6.2.3.12. 消費電力マネジメント
6.2.3.13. Vendor Specific Extended Capability (VSEC)
6.2.3.14. Precision Time Measurement (PTM)
6.2.3.15. Address Translation Services (ATS)
6.2.3.16. TLP Processing Hints (TPH)
6.2.3.17. VirtIOパラメーター
7.6.1. ebfm_barwrプロシージャー
7.6.2. ebfm_barwr_immプロシージャー
7.6.3. ebfm_barrd_waitプロシージャー
7.6.4. ebfm_barrd_nowtプロシージャー
7.6.5. ebfm_cfgwr_imm_waitプロシージャー
7.6.6. ebfm_cfgwr_imm_nowtプロシージャー
7.6.7. ebfm_cfgrd_waitプロシージャー
7.6.8. ebfm_cfgrd_nowtプロシージャー
7.6.9. BFMコンフィグレーション・プロシージャー
7.6.10. BFM共有メモリー・アクセス・プロシージャー
7.6.11. BFMログおよびメッセージ・プロシージャー
7.6.12. Verilog HDL Formattingファンクション
A.3.1. Intel定義のVSEC機能ヘッダー(オフセット00h)
A.3.2. インテル定義のベンダー固有のヘッダー(オフセット04h)
A.3.3. インテルマーカー(オフセット08h)
A.3.4. JTAGシリコンID(オフセット0x0C-0x18)
A.3.5. ユーザー設定可能なデバイスとボードID(オフセット0x1C-0x1D)
A.3.6. General Purpose Control and Status Register - 0xBB0
A.3.7. Uncorrectable Internal Error Status (修正不可能な内部エラーステータス) レジスター - 0xBB4
A.3.8. Uncorrectable Internal Error Mask (修正不可能な内部エラーマスク) レジスター - 0xBB8
A.3.9. Correctable Internal Error Status (修正可能な内部エラーマスク) レジスター - 0xBBC
A.3.10. Correctable Internal Error Mask (修正可能な内部エラーマスク) レジスター
インテルのみ表示可能 — GUID: xip1614817765005
Ixiasoft
4.1.2.2. VirtIOレジスター
次のVirtIO機能構造レジスターの参照は、各PFおよびVFに適用されます。表示されているアドレスはレジスターアドレスです。
性能 | 開始アドレス | バイトアドレス | DW Count |
---|---|---|---|
Type0 | 0x00 | 0x3F | 16 |
PM(PFのみ) | 0x40 | 0x47 | 2 |
VirtIOの一般的なコンフィグレーション | 0x48 | 0x57 | 4 |
VirtIO通知 | 0x58 | 0x6B | 5 |
予約済み | 0x6C | 0x6F | 1 |
PCIe | 0x70 | 0xA3 | 13 |
予約済み | 0xA4 | 0xAF | 3 |
MSIX | 0xB0 | 0xBB | 3 |
VirtIOISRステータス | 0xBC | 0xCB | 4 |
VirtIOデバイス固有のコンフィグレーション | 0xCC | 0xDB | 4 |
VirtIO PCIコンフィグレーション・アクセス | 0xDC | 0xEF | 5 |
予約済み | 0xF0 | 0xFF | 4 |
Address | フィールド名 | 説明 |
---|---|---|
VirtIO共通コンフィグレーション機能構造 | ||
012 | Common Configuration Capabilityレジスター | 機能ID、次の機能ポインター、機能の長さ |
013 | BAR Indicator Register | 下位8ビットは、どのBARが構造を保持しているかを示す |
014 | BAR Offset Register | BAR内の構造の開始アドレスを示します |
015 | Structure Length レジスター | 構造体の長さを示します。 |
VirtIO通知機能構造 | ||
016 | Notifications Capability Register | 機能ID、次の機能ポインター、機能の長さ |
017 | BAR Indicator Register | 下位8ビットは、どのBARが構造を保持しているかを示す |
018 | BAR Offset Register | BAR内の構造の開始アドレスを示します |
019 | Structure Length レジスター | 構造体の長さを示します。 |
01A | Notify Off Multiplier | queue_notify_offの乗数 |
VirtIO ISRステータス機能構造体 | ||
02F | ISR Status Capability Register | 機能ID、次の機能ポインター、機能の長さ |
030 | BAR Indicator Register | 下位8ビットは、どのBARが構造を保持しているかを示す |
031 | BAR Offset Register | BAR内の構造の開始アドレスを示します |
032 | Structure Length レジスター | 構造体の長さを示します。 |
VirtIOデバイス固有の機能構造(オプション) | ||
033 | Device Specific Capability Register | 機能ID、次の機能ポインター、機能の長さ |
034 | BAR Indicator Register | 下位8ビットは、どのBARが構造を保持しているかを示す |
035 | BAR Offset Register | BAR内の構造の開始アドレスを示します |
036 | Structure Length レジスター | 構造体の長さを示します。 |
VirtIO PCIコンフィグレーション・アクセス構造体 | ||
037 | PCI Configuration Access Capabilityレジスター | 機能ID、次の機能ポインター、機能の長さ |
038 | BAR Indicator Register | 下位8ビットは、どのBARが構造を保持しているかを示す |
039 | BAR Offset Register | BAR内の構造の開始アドレスを示します |
03A | Structure Length Register | 構造体の長さを示します。 |
03B | PCI Configuration Data | BARアクセスのデータ |
ビット位置 | 概要 | レジスター・アクセス信号 | デフォルト値 |
---|---|---|---|
31:24 | コンフィグレーション・タイプ | RO | 0x01 |
23:16 | 能力の長さ | RO | 0x10 |
15:8 | Next Capability Pointer | RO | 0x58 |
7:0 | Capability ID | RO | 0x09 |
注: 機能レジスターにより、これがベンダー固有の機能であることを識別します。また、構造体タイプを識別します。
ビット位置 | 概要 | レジスター・アクセス信号 | デフォルト値 |
---|---|---|---|
31:24 | Padding | RO | 0x00 |
23:16 | Padding | RO | 0x00 |
15:8 | Padding | RO | 0x00 |
7:0 | BARインジケーター | RO | プログラマブル |
注: Bar Indicatorフィールドは、PCIコンフィグレーション・スペースの10hから始まる機能に属するベースアドレスレジスター(BAR)を指定する値0x0〜0x5を保持します。 BARは、構造をメモリースペースにマップするために使用されます。その他の値は、将来の使用のために予約されています。
ビット位置 | 概要 | レジスター・アクセス信号 | デフォルト値 |
---|---|---|---|
31:0 | BARオフセット | RO | プログラマブル |
注: このレジスターは、BARに関連付けられたベースアドレスを基準にして構造が開始する場所を示します。オフセットの位置合わせ要件は、各構造固有のセクションに示されています。
ビット位置 | 概要 | レジスター・アクセス信号 | デフォルト値 |
---|---|---|---|
31:0 | 構造の長さ | RO | プログラマブル |
注: 機能レジスターは、これがベンダー固有の機能であることを識別します。また、構造タイプを識別します。
ビット位置 | 概要 | レジスター・アクセス信号 | デフォルト値 |
---|---|---|---|
31:24 | コンフィグレーション・タイプ | RO | 0x02 |
23:16 | 能力の長さ | RO | 0x14 |
15:8 | Next Capability Pointer | RO | 0xBC |
7:0 | Capability ID | RO | 0x09 |
注: 機能レジスターにより、これがベンダー固有の機能であることを識別します。また、構造体タイプを識別します。
ビット位置 | 概要 | レジスター・アクセス信号 | デフォルト値 |
---|---|---|---|
31:24 | Padding | RO | 0x00 |
23:16 | Padding | RO | 0x00 |
15:8 | Padding | RO | 0x00 |
7:0 | BARインジケーター | RO | プログラマブル |
注: バーインジケータフィールドは、PCIコンフィグレーション・スペースの10hから始まる機能に属するベースアドレスレジスター(BAR)を指定する値0x0〜0x5を保持します。 BARは、構造をメモリースペースにマップするために使用されます。その他の値は、将来の使用のために予約されています。
ビット位置 | 概要 | レジスター・アクセス信号 | デフォルト値 |
---|---|---|---|
31:0 | BARオフセット | RO | 31:0 |
注: このレジスターは、BARに関連付けられたベースアドレスを基準にして構造が開始する場所を示します。オフセットの位置合わせ要件は、各構造固有のセクションに示されています。
ビット位置 | 概要 | レジスター・アクセス信号 | デフォルト値 |
---|---|---|---|
31:0 | 構造の長さ | RO | 31:0 |
注: 長さレジスターは、構造体の長さを示します。長さには、パディング、ドライバーが使用しないフィールド、または将来の拡張機能が含まれる場合があります。
ビット位置 | 概要 | レジスター・アクセス信号 | デフォルト値 |
---|---|---|---|
31:0 | queue_notify_offの乗数 | RO | 31:0 |
注: 通知オフ乗数レジスターは、構造体のqueue_notify_offの乗数を示します。
ビット位置 | 概要 | レジスター・アクセス信号 | デフォルト値 |
---|---|---|---|
31:24 | コンフィグレーション・タイプ | RO | 0x03 |
23:16 | 能力の長さ | RO | 0x10 |
15:8 | Next Capability Pointer | RO | デバイス固有の機能が存在する場合は0xCCを指し、そうでない場合は0xDCを指します。 |
7:0 | Capability ID | RO | 0x09 |
注: 機能レジスターにより、これがベンダー固有の機能であることを識別します。また、構造体タイプを識別します。
ビット位置 | 概要 | レジスター・アクセス信号 | デフォルト値 |
---|---|---|---|
31:24 | Padding | RO | 0x00 |
23:16 | Padding | RO | 0x00 |
15:8 | Padding | RO | 0x00 |
7:0 | BARインジケーター | RO | プログラマブル |
注: バーインジケータフィールドは、PCIコンフィグレーション・スペースの10hから始まる機能に属するベースアドレスレジスター(BAR)を指定する値0x0〜0x5を保持します。 BARは、構造をメモリースペースにマップするために使用されます。その他の値は、将来の使用のために予約されています。
ビット位置 | 概要 | レジスター・アクセス信号 | デフォルト値 |
---|---|---|---|
31:0 | BARオフセット | RO | プログラマブル |
注: このレジスターは、BARに関連付けられたベースアドレスを基準にして構造が開始する場所を示します。オフセットの位置合わせ要件は、各構造固有のセクションに示されています。
ビット位置 | 概要 | レジスター・アクセス信号 | デフォルト値 |
---|---|---|---|
31:0 | 構造の長さ | RO | プログラマブル |
注: 長さレジスターは、構造体の長さを示します。長さには、パディング、ドライバーが使用しないフィールド、または将来の拡張機能が含まれる場合があります。
ビット位置 | 概要 | レジスター・アクセス信号 | デフォルト値 |
---|---|---|---|
31:24 | コンフィグレーション・タイプ | RO | 0x04 |
23:16 | 能力の長さ | RO | 0x10 |
15:8 | Next Capability Pointer | RO | 0xDC |
7:0 | Capability ID | RO | 0x09 |
注: 機能レジスターにより、これがベンダー固有の機能であることを識別します。また、構造体タイプを識別します。
ビット位置 | 概要 | レジスター・アクセス信号 | デフォルト値 |
---|---|---|---|
31:24 | Padding | RO | 0x00 |
23:16 | Padding | RO | 0x00 |
15:8 | Padding | RO | 0x00 |
7:0 | BARインジケーター | RO | プログラマブル |
注: BARインジケータフィールドは、PCIコンフィグレーション・スペースの10hから始まる機能に属するベースアドレスレジスター(BAR)を指定する値0x0〜0x5を保持します。 BARは、構造をメモリースペースにマップするために使用されます。その他の値は、将来の使用のために予約されています。
ビット位置 | 概要 | レジスター・アクセス信号 | デフォルト値 |
---|---|---|---|
31:0 | BARオフセット | RO | プログラマブル |
注: このレジスターは、BARに関連付けられたベースアドレスを基準にして構造が開始する場所を示します。オフセットの位置合わせ要件は、各構造固有のセクションに示されています。
ビット位置 | 概要 | レジスター・アクセス信号 | デフォルト値 |
---|---|---|---|
31:0 | 構造の長さ | RO | プログラマブル |
注: 長さレジスターは、構造体の長さを示します。長さには、パディング、ドライバーが使用しないフィールド、または将来の拡張機能が含まれる場合があります。
ビット位置 | 概要 | レジスター・アクセス信号 | デフォルト値 |
---|---|---|---|
31:24 | コンフィグレーション・タイプ | RO | 0x05 |
23:16 | 能力の長さ | RO | 0x14 |
15:8 | Next Capability Pointer | RO | 0x00 |
7:0 | Capability ID | RO | 0x09 |
注: 機能レジスターにより、これがベンダー固有の機能であることを識別します。また、構造体タイプを識別します。
ビット位置 | 概要 | レジスター・アクセス信号 | デフォルト値 |
---|---|---|---|
31:24 | Padding | RO | 0x00 |
23:16 | Padding | RO | 0x00 |
15:8 | Padding | RO | 0x00 |
7:0 | BARインジケーター | RWS | 未定 |
注: BARインジケータフィールドは、PCIコンフィグレーション・スペースの10hから始まる機能に属するベースアドレスレジスター(BAR)を指定する値0x0〜0x5を保持します。 BARは、構造をメモリースペースにマップするために使用されます。その他の値は、将来の使用のために予約されています。
注: レジスター属性RWSは、スティッキーな動作をするRWを意味します。 FLR、ホットリセット、ウォームリセットではリセットされません。
ビット位置 | 概要 | レジスター・アクセス信号 | デフォルト値 |
---|---|---|---|
31:0 | BARオフセット | RWS | 未定 |
注: このレジスターは、BARに関連付けられたベースアドレスを基準にして構造が開始する場所を示します。オフセットの位置合わせ要件は、各構造固有のセクションに示されています。
注: 登録属性RWSは、スティッキーな動作をするRWを意味します。 FLR、ホットリセット、ウォームリセットではリセットされません。
ビット位置 | 概要 | レジスター・アクセス信号 | デフォルト値 |
---|---|---|---|
31:0 | 構造の長さ | RWS | 未定 |
注: 長さレジスターは、構造体の長さを示します。長さには、パディング、ドライバーが使用しないフィールド、または将来の拡張機能が含まれる場合があります。
注: レジスター属性RWSは、スティッキーな動作をするRWを意味します。 FLR、ホットリセット、ウォームリセットではリセットされません。
ビット位置 | 概要 | レジスター・アクセス信号 | デフォルト値 |
---|---|---|---|
31:0 | PCIコンフィグレーション・データ | RWS | 未定 |
注: PCI configuration data レジスターは、BARアクセス用のデータを示します。
注: レジスター属性RWSは、スティッキーな動作をするRWを意味します。 FLR、ホットリセット、ウォームリセットではリセットされません。