PCI Express*向け F-タイル Avalon® ストリーミングのインテル® FPGA IPユーザーガイド

ID 683140
日付 4/27/2023
Public
ドキュメント目次

4.1.2.2. VirtIOレジスター

次のVirtIO機能構造レジスターの参照は、各PFおよびVFに適用されます。表示されているアドレスはレジスターアドレスです。

表 28.  VirtIOが有効な場合のPF/VF機能リンクリスト
性能 開始アドレス バイトアドレス DW Count
Type0 0x00 0x3F 16
PM(PFのみ) 0x40 0x47 2
VirtIOの一般的なコンフィグレーション 0x48 0x57 4
VirtIO通知 0x58 0x6B 5
予約済み 0x6C 0x6F 1
PCIe 0x70 0xA3 13
予約済み 0xA4 0xAF 3
MSIX 0xB0 0xBB 3
VirtIOISRステータス 0xBC 0xCB 4
VirtIOデバイス固有のコンフィグレーション 0xCC 0xDB 4
VirtIO PCIコンフィグレーション・アクセス 0xDC 0xEF 5
予約済み 0xF0 0xFF 4
表 29.  MSI Capability Structure
Address フィールド名 説明
VirtIO共通コンフィグレーション機能構造
012 Common Configuration Capabilityレジスター 機能ID、次の機能ポインター、機能の長さ
013 BAR Indicator Register 下位8ビットは、どのBARが構造を保持しているかを示す
014 BAR Offset Register BAR内の構造の開始アドレスを示します
015 Structure Length レジスター 構造体の長さを示します。
VirtIO通知機能構造
016 Notifications Capability Register 機能ID、次の機能ポインター、機能の長さ
017 BAR Indicator Register 下位8ビットは、どのBARが構造を保持しているかを示す
018 BAR Offset Register BAR内の構造の開始アドレスを示します
019 Structure Length レジスター 構造体の長さを示します。
01A Notify Off Multiplier queue_notify_offの乗数
VirtIO ISRステータス機能構造体
02F ISR Status Capability Register 機能ID、次の機能ポインター、機能の長さ
030 BAR Indicator Register 下位8ビットは、どのBARが構造を保持しているかを示す
031 BAR Offset Register BAR内の構造の開始アドレスを示します
032 Structure Length レジスター 構造体の長さを示します。
VirtIOデバイス固有の機能構造(オプション)
033 Device Specific Capability Register 機能ID、次の機能ポインター、機能の長さ
034 BAR Indicator Register 下位8ビットは、どのBARが構造を保持しているかを示す
035 BAR Offset Register BAR内の構造の開始アドレスを示します
036 Structure Length レジスター 構造体の長さを示します。
VirtIO PCIコンフィグレーション・アクセス構造体
037 PCI Configuration Access Capabilityレジスター 機能ID、次の機能ポインター、機能の長さ
038 BAR Indicator Register 下位8ビットは、どのBARが構造を保持しているかを示す
039 BAR Offset Register BAR内の構造の開始アドレスを示します
03A Structure Length Register 構造体の長さを示します。
03B PCI Configuration Data BARアクセスのデータ
表 30.  VirtIO Common Configuration Capabilityレジスター(アドレス:0x012)
ビット位置 概要 レジスター・アクセス信号 デフォルト値
31:24 コンフィグレーション・タイプ RO 0x01
23:16 能力の長さ RO 0x10
15:8 Next Capability Pointer RO 0x58
7:0 Capability ID RO 0x09
注: 機能レジスターにより、これがベンダー固有の機能であることを識別します。また、構造体タイプを識別します。
表 31.  VirtIO Common Configuration BAR Indicatorレジスター(アドレス:0x013)
ビット位置 概要 レジスター・アクセス信号 デフォルト値
31:24 Padding RO 0x00
23:16 Padding RO 0x00
15:8 Padding RO 0x00
7:0 BARインジケーター RO プログラマブル
注: Bar Indicatorフィールドは、PCIコンフィグレーション・スペースの10hから始まる機能に属するベースアドレスレジスター(BAR)を指定する値0x0〜0x5を保持します。 BARは、構造をメモリースペースにマップするために使用されます。その他の値は、将来の使用のために予約されています。
表 32.  VirtIO Common Configuration BAR Offsetレジスター(アドレス:0x014)
ビット位置 概要 レジスター・アクセス信号 デフォルト値
31:0 BARオフセット RO プログラマブル
注: このレジスターは、BARに関連付けられたベースアドレスを基準にして構造が開始する場所を示します。オフセットの位置合わせ要件は、各構造固有のセクションに示されています。
表 33.  VirtIO Common Configuration Structure Lengthレジスター(アドレス:0x015)
ビット位置 概要 レジスター・アクセス信号 デフォルト値
31:0 構造の長さ RO プログラマブル
注: 機能レジスターは、これがベンダー固有の機能であることを識別します。また、構造タイプを識別します。
表 34.  VirtIO Notifications Capabilityレジスター(アドレス:0x016)
ビット位置 概要 レジスター・アクセス信号 デフォルト値
31:24 コンフィグレーション・タイプ RO 0x02
23:16 能力の長さ RO 0x14
15:8 Next Capability Pointer RO 0xBC
7:0 Capability ID RO 0x09
注: 機能レジスターにより、これがベンダー固有の機能であることを識別します。また、構造体タイプを識別します。
表 35.  VirtIO Notifications BAR Indicatorレジスター(アドレス:0x017)
ビット位置 概要 レジスター・アクセス信号 デフォルト値
31:24 Padding RO 0x00
23:16 Padding RO 0x00
15:8 Padding RO 0x00
7:0 BARインジケーター RO プログラマブル
注: バーインジケータフィールドは、PCIコンフィグレーション・スペースの10hから始まる機能に属するベースアドレスレジスター(BAR)を指定する値0x0〜0x5を保持します。 BARは、構造をメモリースペースにマップするために使用されます。その他の値は、将来の使用のために予約されています。
表 36.  VirtIO Notifications BAR Offsetレジスター(アドレス:0x018)
ビット位置 概要 レジスター・アクセス信号 デフォルト値
31:0 BARオフセット RO 31:0
注: このレジスターは、BARに関連付けられたベースアドレスを基準にして構造が開始する場所を示します。オフセットの位置合わせ要件は、各構造固有のセクションに示されています。
表 37.  VirtIO Notifications Structure Lengthレジスター(アドレス:0x019)
ビット位置 概要 レジスター・アクセス信号 デフォルト値
31:0 構造の長さ RO 31:0
注: 長さレジスターは、構造体の長さを示します。長さには、パディング、ドライバーが使用しないフィールド、または将来の拡張機能が含まれる場合があります。
表 38.  VirtIO Notifications Notify Off Multiplierレジスター(アドレス:0x01A)
ビット位置 概要 レジスター・アクセス信号 デフォルト値
31:0 queue_notify_offの乗数 RO 31:0
注: 通知オフ乗数レジスターは、構造体のqueue_notify_offの乗数を示します。
表 39.  VirtIO ISR Status Capability Registerレジスター(アドレス:0x02F)
ビット位置 概要 レジスター・アクセス信号 デフォルト値
31:24 コンフィグレーション・タイプ RO 0x03
23:16 能力の長さ RO 0x10
15:8 Next Capability Pointer RO デバイス固有の機能が存在する場合は0xCCを指し、そうでない場合は0xDCを指します。
7:0 Capability ID RO 0x09
注: 機能レジスターにより、これがベンダー固有の機能であることを識別します。また、構造体タイプを識別します。
表 40.  VirtIO ISR Status BAR Indicatorレジスター(アドレス:0x030)
ビット位置 概要 レジスター・アクセス信号 デフォルト値
31:24 Padding RO 0x00
23:16 Padding RO 0x00
15:8 Padding RO 0x00
7:0 BARインジケーター RO プログラマブル
注: バーインジケータフィールドは、PCIコンフィグレーション・スペースの10hから始まる機能に属するベースアドレスレジスター(BAR)を指定する値0x0〜0x5を保持します。 BARは、構造をメモリースペースにマップするために使用されます。その他の値は、将来の使用のために予約されています。
表 41.  VirtIO ISR Status BAR Offsetレジスター(アドレス:0x031)
ビット位置 概要 レジスター・アクセス信号 デフォルト値
31:0 BARオフセット RO プログラマブル
注: このレジスターは、BARに関連付けられたベースアドレスを基準にして構造が開始する場所を示します。オフセットの位置合わせ要件は、各構造固有のセクションに示されています。
表 42.  VirtIO ISR Status Structure Lengthレジスター(アドレス:0x032)
ビット位置 概要 レジスター・アクセス信号 デフォルト値
31:0 構造の長さ RO プログラマブル
注: 長さレジスターは、構造体の長さを示します。長さには、パディング、ドライバーが使用しないフィールド、または将来の拡張機能が含まれる場合があります。
表 43.  VirtIO Device Specific Capabilityレジスター(アドレス:0x033)
ビット位置 概要 レジスター・アクセス信号 デフォルト値
31:24 コンフィグレーション・タイプ RO 0x04
23:16 能力の長さ RO 0x10
15:8 Next Capability Pointer RO 0xDC
7:0 Capability ID RO 0x09
注: 機能レジスターにより、これがベンダー固有の機能であることを識別します。また、構造体タイプを識別します。
表 44.  VirtIO Device Specific BAR Indicatorレジスター(アドレス:0x034)
ビット位置 概要 レジスター・アクセス信号 デフォルト値
31:24 Padding RO 0x00
23:16 Padding RO 0x00
15:8 Padding RO 0x00
7:0 BARインジケーター RO プログラマブル
注: BARインジケータフィールドは、PCIコンフィグレーション・スペースの10hから始まる機能に属するベースアドレスレジスター(BAR)を指定する値0x0〜0x5を保持します。 BARは、構造をメモリースペースにマップするために使用されます。その他の値は、将来の使用のために予約されています。
表 45.  VirtIO Device Specific BAR Offsetレジスター(アドレス:0x035)
ビット位置 概要 レジスター・アクセス信号 デフォルト値
31:0 BARオフセット RO プログラマブル
注: このレジスターは、BARに関連付けられたベースアドレスを基準にして構造が開始する場所を示します。オフセットの位置合わせ要件は、各構造固有のセクションに示されています。
表 46.  VirtIO Device Specific Structure Lengthレジスター(アドレス:0x036)
ビット位置 概要 レジスター・アクセス信号 デフォルト値
31:0 構造の長さ RO プログラマブル
注: 長さレジスターは、構造体の長さを示します。長さには、パディング、ドライバーが使用しないフィールド、または将来の拡張機能が含まれる場合があります。
表 47.  VirtIO PCI Configuration Access Capabilityレジスター(アドレス:0x037)
ビット位置 概要 レジスター・アクセス信号 デフォルト値
31:24 コンフィグレーション・タイプ RO 0x05
23:16 能力の長さ RO 0x14
15:8 Next Capability Pointer RO 0x00
7:0 Capability ID RO 0x09
注: 機能レジスターにより、これがベンダー固有の機能であることを識別します。また、構造体タイプを識別します。
表 48.  VirtIO PCI Configuration Access BAR Indicatorレジスター(アドレス:0x038)
ビット位置 概要 レジスター・アクセス信号 デフォルト値
31:24 Padding RO 0x00
23:16 Padding RO 0x00
15:8 Padding RO 0x00
7:0 BARインジケーター RWS 未定
注: BARインジケータフィールドは、PCIコンフィグレーション・スペースの10hから始まる機能に属するベースアドレスレジスター(BAR)を指定する値0x0〜0x5を保持します。 BARは、構造をメモリースペースにマップするために使用されます。その他の値は、将来の使用のために予約されています。
注: レジスター属性RWSは、スティッキーな動作をするRWを意味します。 FLR、ホットリセット、ウォームリセットではリセットされません。
表 49.  VirtIO PCI Configuration Access BAR Offsetレジスター(アドレス:0x039)
ビット位置 概要 レジスター・アクセス信号 デフォルト値
31:0 BARオフセット RWS 未定
注: このレジスターは、BARに関連付けられたベースアドレスを基準にして構造が開始する場所を示します。オフセットの位置合わせ要件は、各構造固有のセクションに示されています。
注: 登録属性RWSは、スティッキーな動作をするRWを意味します。 FLR、ホットリセット、ウォームリセットではリセットされません。
表 50.  VirtIO PCI Configuration Access Structure Lengthレジスター(アドレス:0x03A)
ビット位置 概要 レジスター・アクセス信号 デフォルト値
31:0 構造の長さ RWS 未定
注: 長さレジスターは、構造体の長さを示します。長さには、パディング、ドライバーが使用しないフィールド、または将来の拡張機能が含まれる場合があります。
注: レジスター属性RWSは、スティッキーな動作をするRWを意味します。 FLR、ホットリセット、ウォームリセットではリセットされません。
表 51.  VirtIO PCI Configuration Access Dataレジスター(アドレス:0x03B)
ビット位置 概要 レジスター・アクセス信号 デフォルト値
31:0 PCIコンフィグレーション・データ RWS 未定
注: PCI configuration data レジスターは、BARアクセス用のデータを示します。
注: レジスター属性RWSは、スティッキーな動作をするRWを意味します。 FLR、ホットリセット、ウォームリセットではリセットされません。