PCI Express*向け F-タイル Avalon® ストリーミングのインテル® FPGA IPユーザーガイド

ID 683140
日付 4/27/2023
Public
ドキュメント目次

6.2.1. Avalonのパラメーター

表 85.   Avalon® パラメーター
パラメーター デフォルト値 説明
Enable Power Management Interface and ハードIP Status Interface True/False False

有効にすると、電源管理インターフェイスとハードIPステータスインターフェイスがエクスポートされます。

さらに、IPの選択されたポートモードに応じて、電力管理用に次の信号を追加するためのオプションが提供されています。
  • p#_app_ready_entr_l23_i
  • p#_app_xfer_pending_i
  • p#_apps_pm_xmt_turnoff_i
Enable Legacy Interrupt True/False False

レガシー割り込みのサポートを有効にします。

Enable Completion Timeout Interface True/False False 完了タイムアウト・インターフェイスを有効にします。
Enable Configuration Intercept Interface True/False False コンフィグレーション・インターセプト・インターフェイスを有効にします。
注: このパラメーターは、EPモードでのみ使用できます。
Enable PRS Event True/False False ページ要求サービス(PRS)イベントインターフェイスを有効にします。
注: このパラメーターは、EPモードでのみ使用できます。
Enable Busy Interface True/False False

エラー・インターフェイスを有効にします。

Enable 10-bit tag support interface True/False False

このパラメーターを有効にすると、10ビットのタグリクエスタイネーブル信号が出力ポートとして有効になります。 p#_10bits_tag_req_en_o [7:0] (PFごとに1ビット)。

Enable byte parity ports on Avalon-ST interface True/False False このパラメーターを有効にすると、バイトパリティポートがブロックシンボルに表示されます。これらのバイトパリティポートには次のものがあります。 rx_st_data_par_orx_st_hdr_par_orx_st_tlp_prfx_par_otx_st_data_par_otx_st_hdr_par_o、 と tx_st_tlp_prfx_par_o ポート。

ハードIP Reconfiguration Interface

True/False False

ハードIP Reconfiguration Interface