PCI Express*向け F-タイル Avalon® ストリーミングのインテル® FPGA IPユーザーガイド

ID 683140
日付 4/27/2023
Public
ドキュメント目次

A.2.2.4.4. 出力制御ベクトル(オフセット0x8)

表 138.  Egress Control Vector
ビット レジスターの説明 デフォルト値 Access
[31:0] 出口制御ベクトル 0x0 RO