PCI Express*向け F-タイル Avalon® ストリーミングのインテル® FPGA IPユーザーガイド

ID 683140
日付 4/27/2023
Public
ドキュメント目次

5.3. シリアル・データ・インタフェース

表 60.  シリアル・インターフェイス信号
信号名 入力/出力 EP/RP/BP 詳細

tx_p_out [b-1:0]

tx_n_out [b-1:0]

出力 EP/RP/BP 高速差動I/O規格を使用したTrasnmitシリアルデータ出力

rx_p_in [b-1:0]

rx_n_in [b-1:0]

入力

EP/RP/BP

高速差動I/O規格を使用してシリアルデータ出力を受信する