インテルのみ表示可能 — GUID: txl1612575938498
Ixiasoft
1. 頭字語
2. はじめに
3. IPアーキテクチャーと機能の説明
4. 高度な機能
5. インターフェイス
6. パラメーター
7. テストベンチ
8. トラブルシューティング/デバッグ
9. F-タイル Avalon ストリーミング・インテル FPGA IP for PCI Expressユーザーガイドのアーカイブ
10. F-タイル Avalon ストリーミング・インテル FPGA IP for PCI Express ユーザーガイドの改訂履歴
A. コンフィグレーション・スペース・レジスター
B. エンドポイントモードでのアドレス変換サービス(ATS)の実装
C. TLPバイパスモードでユーザー・アプリケーションに転送されるパケット
D. Root Port BFM
E. 独立したリセットに対する分岐エンドポイントのサポート
5.1. このボードについて
5.2. クロックおよびリセット
5.3. シリアル・データ・インタフェース
5.4. Avalon-ST インターフェイス
5.5. 割り込みインターフェイス
5.6. ハードIP Statusインターフェイス
5.7. エラー・インターフェイス
5.8. 10ビットタグサポートインターフェイス
5.9. コンプリーション・タイムアウト・エラー。
5.10. Power Management Interface
5.11. ホット・プラグ・インターフェイス(RPのみ)
5.12. ペイロード出力インターフェイス
5.13. コンフィグレーションインターセプトインターフェイス(EPのみ)
5.14. ハードIPリコンフィグレーション・インターフェイス
5.15. PHYリコンフィグレーション・インターフェイス
5.16. ページリクエストサービス(PRS)インターフェイス(EPのみ)
5.17. FLRインターフェイス信号
5.18. PTMインターフェイス信号
5.19. VFエラー・フラグ・インターフェイス信号
5.20. VirtIOPCIコンフィグレーション・アクセスインターフェイス信号
6.2.3.1. デバイス・ケイパビリティー
6.2.3.2. Link Capabilities
6.2.3.3. Legacy Interrupt Pin Register
6.2.3.4. MSI-X Capabilities
6.2.3.5. MSI-X Capabilities
6.2.3.6. スロット・ケイパビリティー
6.2.3.7. レイテンシー・トレランス・レポート(LTR)
6.2.3.8. Process Address Space ID (PASID)
6.2.3.9. Device Serial Number Capability
6.2.3.10. Page Request Service (PRS)
6.2.3.11. Access Control Service (ACS) Capabilities
6.2.3.12. 消費電力マネジメント
6.2.3.13. Vendor Specific Extended Capability (VSEC)
6.2.3.14. Precision Time Measurement (PTM)
6.2.3.15. Address Translation Services (ATS)
6.2.3.16. TLP Processing Hints (TPH)
6.2.3.17. VirtIOパラメーター
7.6.1. ebfm_barwrプロシージャー
7.6.2. ebfm_barwr_immプロシージャー
7.6.3. ebfm_barrd_waitプロシージャー
7.6.4. ebfm_barrd_nowtプロシージャー
7.6.5. ebfm_cfgwr_imm_waitプロシージャー
7.6.6. ebfm_cfgwr_imm_nowtプロシージャー
7.6.7. ebfm_cfgrd_waitプロシージャー
7.6.8. ebfm_cfgrd_nowtプロシージャー
7.6.9. BFMコンフィグレーション・プロシージャー
7.6.10. BFM共有メモリー・アクセス・プロシージャー
7.6.11. BFMログおよびメッセージ・プロシージャー
7.6.12. Verilog HDL Formattingファンクション
A.3.1. Intel定義のVSEC機能ヘッダー(オフセット00h)
A.3.2. インテル定義のベンダー固有のヘッダー(オフセット04h)
A.3.3. インテルマーカー(オフセット08h)
A.3.4. JTAGシリコンID(オフセット0x0C-0x18)
A.3.5. ユーザー設定可能なデバイスとボードID(オフセット0x1C-0x1D)
A.3.6. General Purpose Control and Status Register - 0xBB0
A.3.7. Uncorrectable Internal Error Status (修正不可能な内部エラーステータス) レジスター - 0xBB4
A.3.8. Uncorrectable Internal Error Mask (修正不可能な内部エラーマスク) レジスター - 0xBB8
A.3.9. Correctable Internal Error Status (修正可能な内部エラーマスク) レジスター - 0xBBC
A.3.10. Correctable Internal Error Mask (修正可能な内部エラーマスク) レジスター
インテルのみ表示可能 — GUID: txl1612575938498
Ixiasoft
2.5. パフォーマンスとリソース使用率
次の表は、 Avalon® -ST IP コアがサポートするすべてのコンフィグレーションに対して推奨される FPGA ファブリックのスピードグレードを示しています。
レーンレート |
リンク・コンフィグレーション |
メモリー・インターフェイス・データ幅 |
アプリケーション・クロック周波数(MHz) |
推奨されるFPGAファブリックスピードグレード |
---|---|---|---|---|
Gen4 | 1 x16 | 512ビット | 500 MHz/ 450 MHz / 400 MHz / 350 MHz / 250 MHz / 225 MHz / 200 MHz / 175 MHz | -1,-2 |
450 MHz / 400 MHz / 350 MHz / 225 MHz / 200 MHz / 175 MHz | -3 | |||
1 x8 | 256-ビット | 500 MHz/ 450 MHz / 400 MHz / 350 MHz | -1,-2 | |
450 MHz / 400 MHz / 350 MHz | -3 | |||
2 x8 | 512ビット 1 |
250 MHz / 225 MHz / 200 MHz / 175 MHz | -1,-2 | |
225 MHz / 200 MHz / 175 MHz | -3 | |||
256-ビット | 500 MHz/ 450 MHz / 400 MHz / 350 MHz / 250 MHz / 225 MHz / 200 MHz / 175 MHz | -1,-2 | ||
450 MHz / 400 MHz / 350 MHz / 225 MHz / 200 MHz / 175 MHz | -3 | |||
1x4 | 128-ビット | 500 MHz/ 450 MHz / 400 MHz /350 MHz | -1,-2 | |
450 MHz / 400 MHz / 350 MHz | -3 | |||
2 x4 | 128ビット | 500 MHz/ 450 MHz / 400 MHz / 350 MHz | -1,-2 | |
450 MHz / 400 MHz / 350 MHz | -3 | |||
4 x4 | 128ビット | 500 MHz / 450 MHz / 400 MHz / 350 MHz | -1,-2 | |
450 MHz / 400 MHz / 350 MHz | -3 | |||
Gen3 | 1 x16 | 512ビット | 250 MHz | -1,-2,-3 |
256ビット 2 |
250 MHz | -1,-2,-3 | ||
1 x8 | 256-ビット | 250 MHz | -1,-2,-3 | |
2 x8 | 256-ビット | 250 MHz | -1,-2,-3 | |
1 x4 | 128ビット | 250 MHz | -1,-2,-3 | |
2 x4 | 128ビット | 250 MHz | -1,-2,-3 | |
4 x4 | 128ビット | 250 MHz | -1,-2,-3 |
注: 最大の PCIe Gen4 帯域幅を実現するには、最高のクロック周波数を選択します。
次の表は、選択したコンフィグレーションの一般的なリソース使用率情報を示しています。
リソースの使用量は、 Avalon® -ST IPコア・トップ・レベル・エンティティー(intel_pcie_ftile_ast)FPGAファブリックに実装されたIPコアソフトロジックを含みます。
IPコンフィグレーション | デバイスファミリー | ALM 数 | M20Ks | ロジック・レジスター |
---|---|---|---|---|
Gen4 x16, EP | Intel® Agilex™ 7 | 7461 | 11 | 14845 |
Gen4 x16, RP | Intel® Agilex™ 7 | 7462 | 11 | 15032 |
Gen4 x8x8, EP | Intel® Agilex™ 7 | 7605 | 11 | 15331 |
Gen4 x8, EP | Intel® Agilex™ 7 | 5844 | 11 | 10822 |
Gen4 x8, RP | Intel® Agilex™ 7 | 5857 | 11 | 10898 |
Gen4 x4, EP | Intel® Agilex™ 7 | 5327 | 11 | 9499 |
Gen4 x4x4, RP | Intel® Agilex™ 7 | 6717 | 11 | 12668 |
Gen4 x4x4x4x4, RP | Intel® Agilex™ 7 | 9326 | 11 | 18823 |
注: 上記の各IPコンフィグレーションには、デフォルトのIPパラメーターが使用されます。追加のIP機能が有効になると、リソース使用率が増加する可能性があります。上記のIPのリソース使用率は、タイルロジックを考慮に入れています。
1 このコンフィグレーションでは、より低いアプリケーション・クロック周波数をサポートするためにインターフェイス幅が増加されます。
2 このコンフィグレーションでは、インターフェイス幅を狭くするためにインターフェイス効率が犠牲になります。