PCI Express*向け F-タイル Avalon® ストリーミングのインテル® FPGA IPユーザーガイド

ID 683140
日付 4/27/2023
Public
ドキュメント目次

3.10.1.1. ダイレクトユーザーAvalon-MMインターフェイス(バイトアクセス)

表 23.  ユーザーAvalon-MM制御レジスタービットの説明
ビット 名称 Description レジスター・アクセス信号 デフォルト値
31:29 RSVD1 Reserved RO 0x0
28:18 k_vf 仮想関数番号を選択します RW 0x000
17 k_vf_select 仮想関数レジスターにアクセスするには、このビットを1に設定する必要があります。 RW 0x0
16:2 RSVD2 Reserved RO 0x0000
1 k_shadow_select

d_vsec_selectがゼロの場合にのみ有効です。

設定されている場合、PCIeコンフィグレーション・スペースのシャドウレジスターへのアクセスが許可されます。

オフにすると、標準のPCIeコンフィグレーション・レジスターにアクセスできるようになります。

RW 0x0
0 k_vsec_select

設定されている場合、IntelVSECレジスターへのアクセスが許可されます

RW 0x0

物理機能のコンフィグレーション・スペース・レジスターにアクセスするには、アプリケーションで対象の物理機能レジスターのオフセットを指定する必要があります。たとえば、アプリケーションが物理機能0のMSI機能レジスターを読み出したい場合、アドレス0x0050で読み出しを発行して、物理機能0のMSI機能構造をターゲットにします。

図 42. PFコンフィグレーション・スペース・レジスター・アクセスのタイミング図
仮想関数コンフィグレーション・スペース・レジスターにアクセスするには、アプリケーションで最初に対象のコンフィグレーション・レジスターのVF番号を指定する必要があります。アプリケーションは、それに応じてオフセット0x1406AでユーザーAvalon-MMポートコンフィグレーション・レジスターをプログラムする必要があります。たとえば、物理機能0のVF3のMSI-X機能レジスターを読み出すには、アプリケーションで次のことを行う必要があります。
  1. アドレス0x1406Aおよびデータ0xE(vf_num [28:18] = 3、vf _select [17] = 1、vsec [0] = 0)でユーザーAvalon-MM書き込み要求を発行します。
  2. 物理機能0のVF3レジスターにアクセスするために、アドレス0xB0でユーザーAvalon-MM読み出し要求を発行します。物理機能1の場合、アドレスは0x10B0です。
図 43. コンフィグレーション・スペース・レジスターのアクセス・タイミング
注: PFレジスターにアクセスするには(VFレジスターにアクセスした後)、UserAvalon-MM制御レジスターを再プログラムする必要があります。

インテルの定義のVSECアクセスの場合、アプリケーションは最初にVSECフィールド(0x14068ビット[0])をプログラムする必要があります。次に、オフセット0xD00から始まるユーザーAvalon-MMインターフェイスからのすべてのアクセスが、VSECコンフィグレーション・スペース・レジスターに変換されます。

図 44. VSECレジスター・アクセス・タイミング図