PCI Express*向け F-タイル Avalon® ストリーミングのインテル® FPGA IPユーザーガイド

ID 683140
日付 4/27/2023
Public
ドキュメント目次

A.2.2.2.3. TPH Requester Control Register (Offset 0x8)

表 132.  TPH Requester Control Register
ビット レジスターの説明 デフォルト値 Access
[2..0]
Steering Tag (ST) Mode: このフィールドは、STモードを選択します。
  • 3'b000 = No Steering Tag Mode
  • 3'b001 = Interrupt Vector Mode
  • 3'b010 = Device-Specific Mode
  • 3'b011 - 3'b111 = Reserved

この情報は、コンフィグレーションインターセプトインターフェイスから取得する必要があります。

0x0 RW
[7:3] Reserved 0x0 RO
[8]

TPHリクエスターの有効化:1に設定すると、関数はTLP処理ヒントを使用してリクエストを生成できます。

この情報は、コンフィグレーションインターセプトインターフェイスから取得する必要があります。

0x0 RW
[31:9] Reserved 0x0 RO