インテルのみ表示可能 — GUID: jwn1620850737666
Ixiasoft
1. 頭字語
2. はじめに
3. IPアーキテクチャーと機能の説明
4. 高度な機能
5. インターフェイス
6. パラメーター
7. テストベンチ
8. トラブルシューティング/デバッグ
9. F-タイル Avalon ストリーミング・インテル FPGA IP for PCI Expressユーザーガイドのアーカイブ
10. F-タイル Avalon ストリーミング・インテル FPGA IP for PCI Express ユーザーガイドの改訂履歴
A. コンフィグレーション・スペース・レジスター
B. エンドポイントモードでのアドレス変換サービス(ATS)の実装
C. TLPバイパスモードでユーザー・アプリケーションに転送されるパケット
D. Root Port BFM
E. 独立したリセットに対する分岐エンドポイントのサポート
5.1. このボードについて
5.2. クロックおよびリセット
5.3. シリアル・データ・インタフェース
5.4. Avalon-ST インターフェイス
5.5. 割り込みインターフェイス
5.6. ハードIP Statusインターフェイス
5.7. エラー・インターフェイス
5.8. 10ビットタグサポートインターフェイス
5.9. コンプリーション・タイムアウト・エラー。
5.10. Power Management Interface
5.11. ホット・プラグ・インターフェイス(RPのみ)
5.12. ペイロード出力インターフェイス
5.13. コンフィグレーションインターセプトインターフェイス(EPのみ)
5.14. ハードIPリコンフィグレーション・インターフェイス
5.15. PHYリコンフィグレーション・インターフェイス
5.16. ページリクエストサービス(PRS)インターフェイス(EPのみ)
5.17. FLRインターフェイス信号
5.18. PTMインターフェイス信号
5.19. VFエラー・フラグ・インターフェイス信号
5.20. VirtIOPCIコンフィグレーション・アクセスインターフェイス信号
6.2.3.1. デバイス・ケイパビリティー
6.2.3.2. Link Capabilities
6.2.3.3. Legacy Interrupt Pin Register
6.2.3.4. MSI-X Capabilities
6.2.3.5. MSI-X Capabilities
6.2.3.6. スロット・ケイパビリティー
6.2.3.7. レイテンシー・トレランス・レポート(LTR)
6.2.3.8. Process Address Space ID (PASID)
6.2.3.9. Device Serial Number Capability
6.2.3.10. Page Request Service (PRS)
6.2.3.11. Access Control Service (ACS) Capabilities
6.2.3.12. 消費電力マネジメント
6.2.3.13. Vendor Specific Extended Capability (VSEC)
6.2.3.14. Precision Time Measurement (PTM)
6.2.3.15. Address Translation Services (ATS)
6.2.3.16. TLP Processing Hints (TPH)
6.2.3.17. VirtIOパラメーター
7.6.1. ebfm_barwrプロシージャー
7.6.2. ebfm_barwr_immプロシージャー
7.6.3. ebfm_barrd_waitプロシージャー
7.6.4. ebfm_barrd_nowtプロシージャー
7.6.5. ebfm_cfgwr_imm_waitプロシージャー
7.6.6. ebfm_cfgwr_imm_nowtプロシージャー
7.6.7. ebfm_cfgrd_waitプロシージャー
7.6.8. ebfm_cfgrd_nowtプロシージャー
7.6.9. BFMコンフィグレーション・プロシージャー
7.6.10. BFM共有メモリー・アクセス・プロシージャー
7.6.11. BFMログおよびメッセージ・プロシージャー
7.6.12. Verilog HDL Formattingファンクション
A.3.1. Intel定義のVSEC機能ヘッダー(オフセット00h)
A.3.2. インテル定義のベンダー固有のヘッダー(オフセット04h)
A.3.3. インテルマーカー(オフセット08h)
A.3.4. JTAGシリコンID(オフセット0x0C-0x18)
A.3.5. ユーザー設定可能なデバイスとボードID(オフセット0x1C-0x1D)
A.3.6. General Purpose Control and Status Register - 0xBB0
A.3.7. Uncorrectable Internal Error Status (修正不可能な内部エラーステータス) レジスター - 0xBB4
A.3.8. Uncorrectable Internal Error Mask (修正不可能な内部エラーマスク) レジスター - 0xBB8
A.3.9. Correctable Internal Error Status (修正可能な内部エラーマスク) レジスター - 0xBBC
A.3.10. Correctable Internal Error Mask (修正可能な内部エラーマスク) レジスター
インテルのみ表示可能 — GUID: jwn1620850737666
Ixiasoft
3.7. 消費電力マネジメント
ソフトウェアは、PCI電力管理機能構造の電力管理制御およびステータスレジスターに書き込むことにより、デバイスをD状態にプログラムします。 電力管理出力信号は、現在の電力状態を示します。 IPコアは、D0(フルパワー)とD3(パワー喪失の準備)の2つの必須電源状態をサポートします。 オプションのD1およびD2低電力状態はサポートされていません。
デバイスの電源状態(D状態)とリンクの電源状態(L状態)の対応は次のとおりです。
デバイスの電源状態 | リンク電源状態 |
---|---|
D0 | L0 |
D1(サポートされていません) | L1 |
D2(サポートされていません) | L2 |
D3 | L1、L2/L3対応 |
PCI ExpressIPコア用のF-タイル Avalonストリーミング インテル FPGA IPは、必要なD0およびD3電源管理状態をサポートします。オプションのD1およびD2電源管理状態はサポートされていません。ソフトウェアは、PCI Power Management Capability StructureのPower Management Control and Statusレジスターに書き込むことにより、デバイスをD状態にプログラムします。電源管理インターフェイスは、D状態をアプリケーション層に送信します。
エンドポイントD3エントリー
- 電源管理ソフトウェアは、Device Statusレジスターのトランザクション保留ビットをポーリングすることにより、すべての未処理の未送信要求が関連する完了を受信したことを確認する必要があります。その場合にのみ、電力管理制御およびステータスレジスターのPowerStateフィールドに適切な値を書き込むことにより、関数をD3hotステートにすることができます。
- 機能がD3hotステートに変わると、リンクは強制的にL1状態になります。この状態では、関数はPMEまたはPME_TO_ACKメッセージのみを開始でき、コンフィグレーション要求またはPME_Turn_Offメッセージにのみ応答できます。
- 電源管理ソフトウェアは、PME_Turn_Offメッセージをエンドポイントに送信して、電源切断を開始します。メッセージTLPの配信により、リンクはL0に移行し、メッセージはAvalon-STRXインターフェイスにも渡されます。
- IPコアはPME_TO_Ackメッセージを自動送信して、ターンオフ要求を確認します。
- 電源除去D3coldの準備ができると、Endpointのアプリケーションロジックはp#_app_ready_entr_l23_iをアサートします。次に、IPコアはPM_Enter_L23 DLLPを送信し、L23Readyへのリンク遷移を開始します。
- リンクがL23Ready状態に移行すると、基準クロックと電力を最終的に削除できます。補助電源VAUXが検出されない場合、または p#_sys_aux_pwr_det_i 信号はディアサートされます。基準クロックと電源がオフになっておらず、p#_sys_aux_pwr_det_i 信号がアサートされると、リンクはL2状態になります。
図 35. L2/L3対応へのリンク移行
Endpoint D3 Exit
- Endpoint D3 Exit:
- ホスト開始:電力管理ソフトウェアは、関数のPower Management Control and Status (PMCSR)レジスターのPowerStateフィールドに書き込み、PM状態をD0に変更できます。または、ホストはL1出口のリンク再トレーニング、リンク無効化、またはホットリセットを開始できます。
- デバイスの開始:エンドポイントがD3状態を終了するには、(PMCSR)レジスターのPME_enビットを最初に設定する必要があります。その後、アプリケーション・レイヤーは、アサートすることでウェイクアップイベントを要求できます。apps_pm_xmt_pme_i、これにより、IPコアはPM_PMEメッセージを送信します。さらに、IPコアはPMCSRレジスターのPME_statusビットを設定して、ウェイクアップを要求したことをソフトウェアに通知します。 PCIeリンクの状態は、電源管理インターフェイスに示されます。 LTSSMの状態は、ltssm_stateoutputに示されます。
- Endpoint L2 Exit:ホストシステムまたはルートポートは、リンク検出状態に移行し、電源投入時に設定された電気アイドルオーダーの送信を開始します。エンドポイントは、L2リンク状態中に設定された電気アイドルオーダーを受信すると、リンク状態の検出に移行する前に、PCIeIPコアへのリセットをトリガーします。
- Endpoint L3 Exit:L3状態を終了するには、FPGAへのパワーサイクルが必要です。
図 36. アプリケーション層は、apps_pm_xmt_pme_iをアサートしてウェイクアップイベントを要求します