インテルのみ表示可能 — GUID: mal1637023406611
Ixiasoft
1. 頭字語
2. はじめに
3. IPアーキテクチャーと機能の説明
4. 高度な機能
5. インターフェイス
6. パラメーター
7. テストベンチ
8. トラブルシューティング/デバッグ
9. F-タイル Avalon ストリーミング・インテル FPGA IP for PCI Expressユーザーガイドのアーカイブ
10. F-タイル Avalon ストリーミング・インテル FPGA IP for PCI Express ユーザーガイドの改訂履歴
A. コンフィグレーション・スペース・レジスター
B. エンドポイントモードでのアドレス変換サービス(ATS)の実装
C. TLPバイパスモードでユーザー・アプリケーションに転送されるパケット
D. Root Port BFM
E. 独立したリセットに対する分岐エンドポイントのサポート
5.1. このボードについて
5.2. クロックおよびリセット
5.3. シリアル・データ・インタフェース
5.4. Avalon-ST インターフェイス
5.5. 割り込みインターフェイス
5.6. ハードIP Statusインターフェイス
5.7. エラー・インターフェイス
5.8. 10ビットタグサポートインターフェイス
5.9. コンプリーション・タイムアウト・エラー。
5.10. Power Management Interface
5.11. ホット・プラグ・インターフェイス(RPのみ)
5.12. ペイロード出力インターフェイス
5.13. コンフィグレーションインターセプトインターフェイス(EPのみ)
5.14. ハードIPリコンフィグレーション・インターフェイス
5.15. PHYリコンフィグレーション・インターフェイス
5.16. ページリクエストサービス(PRS)インターフェイス(EPのみ)
5.17. FLRインターフェイス信号
5.18. PTMインターフェイス信号
5.19. VFエラー・フラグ・インターフェイス信号
5.20. VirtIOPCIコンフィグレーション・アクセスインターフェイス信号
6.2.3.1. デバイス・ケイパビリティー
6.2.3.2. Link Capabilities
6.2.3.3. Legacy Interrupt Pin Register
6.2.3.4. MSI-X Capabilities
6.2.3.5. MSI-X Capabilities
6.2.3.6. スロット・ケイパビリティー
6.2.3.7. レイテンシー・トレランス・レポート(LTR)
6.2.3.8. Process Address Space ID (PASID)
6.2.3.9. Device Serial Number Capability
6.2.3.10. Page Request Service (PRS)
6.2.3.11. Access Control Service (ACS) Capabilities
6.2.3.12. 消費電力マネジメント
6.2.3.13. Vendor Specific Extended Capability (VSEC)
6.2.3.14. Precision Time Measurement (PTM)
6.2.3.15. Address Translation Services (ATS)
6.2.3.16. TLP Processing Hints (TPH)
6.2.3.17. VirtIOパラメーター
7.6.1. ebfm_barwrプロシージャー
7.6.2. ebfm_barwr_immプロシージャー
7.6.3. ebfm_barrd_waitプロシージャー
7.6.4. ebfm_barrd_nowtプロシージャー
7.6.5. ebfm_cfgwr_imm_waitプロシージャー
7.6.6. ebfm_cfgwr_imm_nowtプロシージャー
7.6.7. ebfm_cfgrd_waitプロシージャー
7.6.8. ebfm_cfgrd_nowtプロシージャー
7.6.9. BFMコンフィグレーション・プロシージャー
7.6.10. BFM共有メモリー・アクセス・プロシージャー
7.6.11. BFMログおよびメッセージ・プロシージャー
7.6.12. Verilog HDL Formattingファンクション
A.3.1. Intel定義のVSEC機能ヘッダー(オフセット00h)
A.3.2. インテル定義のベンダー固有のヘッダー(オフセット04h)
A.3.3. インテルマーカー(オフセット08h)
A.3.4. JTAGシリコンID(オフセット0x0C-0x18)
A.3.5. ユーザー設定可能なデバイスとボードID(オフセット0x1C-0x1D)
A.3.6. General Purpose Control and Status Register - 0xBB0
A.3.7. Uncorrectable Internal Error Status (修正不可能な内部エラーステータス) レジスター - 0xBB4
A.3.8. Uncorrectable Internal Error Mask (修正不可能な内部エラーマスク) レジスター - 0xBB8
A.3.9. Correctable Internal Error Status (修正可能な内部エラーマスク) レジスター - 0xBBC
A.3.10. Correctable Internal Error Mask (修正可能な内部エラーマスク) レジスター
インテルのみ表示可能 — GUID: mal1637023406611
Ixiasoft
8.2.4.2.1. F-タイル情報
これは、初期化時にF-タイルのデバッグ・ツールキットによって読み取られた、IPが生成されたときのPCIeIPパラメーター・エディターでのF-タイルPCIeIPパラメーター設定の要約を一覧表示します。デザインでポート分岐を有効にしている場合(たとえば、x8x8)、このタブには各コア(P0コア、P1コアなど)のF-タイル情報が入力されます。
すべての情報は読み出し専用です。
Refreshボタンをクリックして設定を読み出します。
パラメーター | 値 | 説明 |
---|---|---|
インテルベンダーID | 1172 | IPパラメーター・エディタで設定されたベンダーIDを示します。 |
Device ID | 0 | これは、ベンダーによって割り当てられたデバイスの一意の識別子です。 |
Protocol | PCIe | プロトコルを示します。 |
Port Type | ルートポート、エンドポイント 3 | ハードIPポートタイプを示します。 |
PHYの IPタイプ | intel_pcie_avst_ftile | 使用するIPタイプを示します。 |
アドバタイズされた速度 | 8.0GT 16.0GT | IPパラメーター・エディタで設定されたアドバタイズされた速度を示します。 |
アドバタイズされた幅 | x16、x8、x4 | IPパラメーター・エディタで設定されたアドバタイズされた幅を示します。 |
交渉速度 | 2.5GT、5.0GT、8.0GT、16.0GT | リンクトレーニング中のネゴシエートされた速度を示します。 |
交渉幅 | x16、x8、x4、x2、x1 | リンクトレーニング中にネゴシエートされたリンク幅を示します。 |
リンクステータス | リンクアップ、リンクダウン | リンク(DL)がアップしているかどうかを示します。 |
LTSSMステート | ハードIP Statusインターフェイス を参照してください。 | TX FIFOの現在のレベルを示します。 |
車線反転 | True, False | リンクでレーン反転が発生するかどうかを示します。 |
Retimer 1 | 検出されました、検出されません | ルートポートとエンドポイントの間でリタイマーが検出されたかどうかを示します。 |
Retimer 2 | 検出されました、検出されません | ルートポートとエンドポイントの間でリタイマーが検出されたかどうかを示します。 |
TxTLPシーケンス番号 | 16 進数の値 | 送信TLPの次の送信シーケンス番号を示します。 |
TxAckシーケンスタイムアウト | 16 進数の値 | ACK/NAK DLLPを受信して更新されるACKシーケンス番号を示します。 |
リプレイタイマータイムアウト | 緑、赤 | 緑:タイムアウトなし 赤:タイムアウト |
不正な形式のTLPステータス | 緑、赤 | 緑:不正な形式のTLPなし 赤:不正な形式のTLPが検出されました |
最初の不正な形式のTLPエラーポインタ |
|
|
パイプの物理ステータス |
0/1 |
PMAとPCSがリセットモードになっていることを示します。 0: PMAとPCSはリセット解除されています。 1: PMAとPCSはリセットされています。 |
図 77. F-タイルパラメーター設定の例
3 インテル® Quartus® Primeの現在のバージョンはデバッグ・ツールキットをエンドポイントモードでのみ、LinuxおよびWindowsオペレーティングシステムでのみ有効にすることをサポートします。