PCI Express*向け F-タイル Avalon® ストリーミングのインテル® FPGA IPユーザーガイド

ID 683140
日付 4/27/2023
Public
ドキュメント目次

8.2.4.2.1. F-タイル情報

これは、初期化時にF-タイルのデバッグ・ツールキットによって読み取られた、IPが生成されたときのPCIeIPパラメーター・エディターでのF-タイルPCIeIPパラメーター設定の要約を一覧表示します。デザインでポート分岐を有効にしている場合(たとえば、x8x8)、このタブには各コア(P0コア、P1コアなど)のF-タイル情報が入力されます。

すべての情報は読み出し専用です。

Refreshボタンをクリックして設定を読み出します。

表 118.  F-タイル使用可能なパラメーター設定
パラメーター 説明
インテルベンダーID 1172 IPパラメーター・エディタで設定されたベンダーIDを示します。
Device ID 0 これは、ベンダーによって割り当てられたデバイスの一意の識別子です。
Protocol PCIe プロトコルを示します。
Port Type ルートポート、エンドポイント 3 ハードIPポートタイプを示します。
PHYの IPタイプ intel_pcie_avst_ftile 使用するIPタイプを示します。
アドバタイズされた速度 8.0GT 16.0GT IPパラメーター・エディタで設定されたアドバタイズされた速度を示します。
アドバタイズされた幅 x16、x8、x4 IPパラメーター・エディタで設定されたアドバタイズされた幅を示します。
交渉速度 2.5GT、5.0GT、8.0GT、16.0GT リンクトレーニング中のネゴシエートされた速度を示します。
交渉幅 x16、x8、x4、x2、x1 リンクトレーニング中にネゴシエートされたリンク幅を示します。
リンクステータス リンクアップ、リンクダウン リンク(DL)がアップしているかどうかを示します。
LTSSMステート ハードIP Statusインターフェイス を参照してください。 TX FIFOの現在のレベルを示します。
車線反転 True, False リンクでレーン反転が発生するかどうかを示します。
Retimer 1 検出されました、検出されません ルートポートとエンドポイントの間でリタイマーが検出されたかどうかを示します。
Retimer 2 検出されました、検出されません ルートポートとエンドポイントの間でリタイマーが検出されたかどうかを示します。
TxTLPシーケンス番号 16 進数の値 送信TLPの次の送信シーケンス番号を示します。
TxAckシーケンスタイムアウト 16 進数の値 ACK/NAK DLLPを受信して更新されるACKシーケンス番号を示します。
リプレイタイマータイムアウト 緑、赤

緑:タイムアウトなし

赤:タイムアウト

不正な形式のTLPステータス 緑、赤

緑:不正な形式のTLPなし

赤:不正な形式のTLPが検出されました

最初の不正な形式のTLPエラーポインタ
  • ネイティブ・アドレス・アライメント
  • AtomicOpオペランド
  • 受信バイト・イネーブル
  • TLPの長さの不一致
  • 最大ペイロードサイズ
  • TC0なしのメッセージTLP
  • Invalid TC
  • メッセージTLPの予期しないルートビット
  • 完了TLPでの予期しないCRSステータス
  • バイト・イネーブル
  • メモリーアドレス4KB境界
  • TLPプレフィックスルール
  • 翻訳リクエストルール
  • 無効なTLPタイプ
  • 完了ルール
  • 適用
 

パイプの物理ステータス

0/1

PMAとPCSがリセットモードになっていることを示します。

0: PMAとPCSはリセット解除されています。

1: PMAとPCSはリセットされています。

図 77. F-タイルパラメーター設定の例
3 インテル® Quartus® Primeの現在のバージョンはデバッグ・ツールキットをエンドポイントモードでのみ、LinuxおよびWindowsオペレーティングシステムでのみ有効にすることをサポートします。