PCI Express*向け F-タイル Avalon® ストリーミングのインテル® FPGA IPユーザーガイド

ID 683140
日付 4/27/2023
Public
ドキュメント目次

A.3.10. Correctable Internal Error Mask (修正可能な内部エラーマスク) レジスター

このレジスターは、内部修正可能エラーとして転送されるエラーを制御します。

表 148.  Correctable Internal Error Mask (修正可能な内部エラーマスク) レジスター
ビット レジスターの説明 デフォルト値 Access
[31:12] Reserved 0x0 RO
[11] Config RAMの修正可能なECCエラーステータスのマスク 0x1 RWS
[10:7] Reserved 0x0 RWS
[6] FPGAによってレポートされたUncorrectable Internalエラーのマスク 0x1 RWS
[5] CvPモードでコンフィグレーションエラーのマスクが検出されました。 このビットはポート0( PCIe* Gen4 x16)でのみ使用でき、他のポートでは使用できません。 0x1 RWS
[4] Reserved 0x1 RWS
[3:0] Reserved 0x0 RWS