PCI Express*向け F-タイル Avalon® ストリーミングのインテル® FPGA IPユーザーガイド

ID 683140
日付 4/27/2023
Public
ドキュメント目次

3.2.3. トランザクション層

図 11. トランザクション層
トランザクション層には、次のブロックが含まれます。
  • Reliability, Availability, and Serviceability(RAS)ブロック:リンクの整合性を維持するための一連の機能が含まれています。
    • トランザクション層は、オプションのECRCを送信ロジックに挿入し、受信ロジックでチェックして、エンド・ツー・エンドのデータ保護を提供します。
    • アプリケーション・ロジックがTXTLPのヘッダーにTLPダイジェスト(TD)ビットを設定すると、ECRCは自動的に追加します。 ECRCの生成とチェックは、TLPバイパスモードには適用されません。
  • TXブロック: アプリケーションから受信したTXTLPをそのまま送信します。また、ポストされていないTLPに関する情報をCPLタイムアウトブロックに送信して、CPLタイムアウトを検出します。
  • RXブロック:以下の2ブロックでコンフィグレーションされています。
    • フィルタリングブロック: このモジュールは、TLPが良いか悪いかをチェックします。関連するエラーメッセージと完了を生成します。また、受信した完了を追跡し、完了タイムアウトブロックを更新します。
    • RXバッファー・キュー: 転記済み、未転記済み、および完了トランザクション用に別々のキュー。これにより、受信したTLPでのキューの先頭のブロッキングが回避され、PCIeの順序付けルールに従ってTLPを抽出する柔軟性が提供されます。
  • コンフィグレーション・ブロック: これは、PCIeコンフィグレーション・レジスター(PCIe仕様で定義)およびPCIeスペース外の他の独自のレジスターをホストします。
図 12. UFMブロック数