PCI Express*向け F-タイル Avalon® ストリーミングのインテル® FPGA IPユーザーガイド

ID 683140
日付 4/27/2023
Public
ドキュメント目次

3.3.1. TLPヘッダーおよびデータ情報

TLPヘッダーとデータは、TXおよびRXインターフェイスにパックされます。

パケットのヘッダー部分とデータ部分のバイトの順序は異なります。 ヘッダーdwordの最初のバイトは、dwordの最上位バイトにあります。 データdwordの最初のバイトは、データバス上のdwordの最下位バイトにあります。

図 13. TLPフォーマット
図 14. RX/TXインターフェイスのTLPプレフィックス、ヘッダー、およびデータ