インテルのみ表示可能 — GUID: lnz1614810866933
Ixiasoft
インテルのみ表示可能 — GUID: lnz1614810866933
Ixiasoft
5.20. VirtIOPCIコンフィグレーション・アクセスインターフェイス信号
信号名 | 入力/出力 | EP/RP/BP | クロックドメイン | 説明 |
---|---|---|---|---|
p#_virtio_pcicfg_vfaccess_o | 出力 | EP | coreclkout_hip | ドライバーがVFにアクセスすることを示します。 対応する仮想関数は、virtio_pcicfg_vfnum_oの値から識別されます。 |
p#_virtio_pcicfg_vfnum_o [VFNUM_WIDTH-1:0] | 出力 | EP | coreclkout_hip | ドライバーの書き込みまたは読み出しアクセスが対象としている現在の物理機能に関連付けられている対応する仮想機能番号を示します。 virtio_pcicfg_vfaccess_oおよびpci_cfg_dataへのドライバー書き込みアクセス、またはpci_cfg_dataへのドライバー読み出しアクセスによって検証されます。 |
p#_virtio_pcicfg_pfnum_o [PFNUM_WIDTH-1:0] | 出力 | EP | coreclkout_hip | ドライバーの書き込みまたは読み出しアクセスが対象としている対応する物理機能番号を示します。 pci_cfg_dataへのドライバー書き込みアクセス、またはpci_cfg_dataへのドライバー読み出しアクセスによって検証されます。 |
p#_virtio_pcicfg_bar_o[7:0] | 出力 | EP | coreclkout_hip | PCIコンフィグレーション・アクセス構造を保持しているBARを示します。ドライバーは、cap.barに書き込むことにより、アクセスするBARを設定します。 値0x0〜0x5は、PCIコンフィグレーション・スペースの10hから始まる機能に属するBARを指定します。 BARは、32ビットまたは64ビットのいずれかです。 pci_cfg_dataへのドライバー書き込みアクセス、またはpci_cfg_dataへのドライバー読み出しアクセスによって検証されます。 対応するPFまたはVFは、virtio_pcicfg_p/vfnum_oの値から識別されます。 |
p#_virtio_pcicfg_length_o[31:0] | 出力 | EP | coreclkout_hip | 構造の長さを示します。長さには、パディング、ドライバーが使用しないフィールド、または将来の拡張機能が含まれる場合があります。 ドライバは、cap.lengthに1、2、または4を書き込むことにより、アクセスのサイズを設定します。 pci_cfg_dataへのドライバー書き込みアクセス、またはpci_cfg_dataへのドライバー読み出しアクセスによって検証されます。 対応するPFまたはVFは、virtio_pcicfg_p/vfnum_oの値から識別されます。 |
p#_virtio_pcicfg_baroffset_o[31:0] | 出力 | EP | coreclkout_hip | BARに関連付けられたベースアドレスを基準にして構造が開始する場所を示します。ドライバは、cap.offsetに書き込むことにより、BAR内のオフセットを設定します。 pci_cfg_dataへのドライバー書き込みアクセス、またはpci_cfg_dataへのドライバー読み出しアクセスによって検証されます。 対応するPFまたはVFは、virtio_pcicfg_p/vfnum_oの値から識別されます。 |
p#_virtio_pcicfg_cfgdata_o[31:0] | 出力 | EP | coreclkout_hip | BARアクセスのデータを示します。 pci_cfg_dataは、オフセットcap.offsetで指定されたcap.barにサイズcap.lengthのウィンドウを提供します。 pci_cfg_dataへのドライバー書き込みアクセスによって検証されます。対応するPFまたはVFは、virtio_pcicfg_p/vfnum_oの値から識別されます。 |
p#_virtio_pcicfg_cfgwr_o | 出力 | EP | coreclkout_hip | pci_cfg_dataへのドライバー書き込みアクセスを示します。 対応するPFまたはVFは、virtio_pcicfg_p/vfnum_oの値から識別されます。 |
p#_virtio_pcicfg_cfgrd_o | 出力 | EP | coreclkout_hip | pci_cfg_dataへのドライバー読み出しアクセスを示します。 対応するPFまたはVFは、virtio_pcicfg_p/vfnum_oの値から識別されます。 |
p#_virtio_pcicfg_appvfnum_i [VFNUM_WIDTH-1:0] |
入力 | EP | coreclkout_hip | これは、Pタイル PCIeハードIPとの下位互換性のために作成されたダミー信号です。新しいデザインでは無視しても問題ありません。 |
p#_virtio_pcicfg_apppfnum_i [PFNUM_WIDTH-1:0] | 入力 | EP | coreclkout_hip | これは、Pタイル PCIeハードIPとの下位互換性のために作成されたダミー信号です。新しいデザインでは無視しても問題ありません。 |
p#_virtio_pcicfg_rdack_i | 入力 | EP | coreclkout_hip | コンフィグレーションデータをpci_cfg_dataに格納するためのアプリケーション読み出しアクセスデータackを示します。ユーザーは、pci_cfg_dataへのすべての読み出しアクセスでrdackをアサートする必要があります。対応する仮想関数は virtio_pcicfg_appvfnum_iの値から識別されます。 |
p#_virtio_pcicfg_rdbe_i[3:0] | 入力 | EP | coreclkout_hip | virtio_pcicfg_data_i内のアプリケーション対応バイトを示します。 virtio_pcicfg_rdack_iによって検証されました。 対応する仮想関数は、virtio_pcicfg_appvfnum_iの値から識別されます。 |
p#_virtio_pcicfg_data_i[31:0] | 入力 | EP | coreclkout_hip | PCIコンフィグレーション・アクセスデータレジスターに格納されるアプリケーションデータを示します。 virtio_pcicfg_rdack_iおよびvirtio_pcicfg_rdbe_iによって検証されました。 対応する仮想関数は、virtio_pcicfg_appvfnum_iの値から識別されます。 |