インテルのみ表示可能 — GUID: sgf1507232928514
Ixiasoft
1.1. ブロックベース・デザイン用語
1.2. デザインブロック再利用の概要
1.3. インクリメンタル・ブロックベース・コンパイルの概要
1.4. コンパイラーのスナップショットを使った保持と再利用
1.5. デザイン分割
1.6. デザインブロック再利用のフロー
1.7. インクリメンタル・ブロックベースのコンパイルフロー
1.8. トップダウン・デザイン、ボトムアップ・デザイン、およびチームベース・デザインのフロー
1.9. インクリメンタル・ブロックベースのコンパイルとデザインブロックの再利用の組み合わせ
1.10. Signal Tapを使ったブロックベース・デザインのデバッグ
1.11. ブロックベースのデザインフロー改訂履歴
インテルのみ表示可能 — GUID: sgf1507232928514
Ixiasoft
1.10.2.1. SLD JTAG Bridge
SLD JTAG Bridge コンポーネントには、SLD JTAG Bridge Agent インテル® FPGA IP およびSLD JTAG Bridge Host インテル® FPGA IP が含まれています。 SLD JTAG Bridge Agent IPとSLD JTAG Bridge Host IPのペアを、デバッグが必要な各ペリフェラル再利用コア・パーティションの境界でインスタンス化します。
SLD JTAG Bridge Agent と SLD JTAG Bridge Host インテル® FPGA IP
SLD JTAG Bridge Agent IPおよびSLD JTAG Bridge Host IPは、次の機能を提供します。
- SLD JTAG Bridge Agent IP - JTAGデバッグ・ファブリックを上位レベルのパーティションから部分的な再構成またはSLD JTAG Bridge Host IPを含むペリフェラル再利用コア・パーティションへの拡張することにより、パーシャル・リコンフィグレーションまたはペリフェラル再利用コア・パーティションのデバッグを可能にします。上位レベルのパーティションにあるSLD JTAG Bridge Agent IPをインスタンス化し、インターフェイスを子パーティションでSLD JTAG Bridge Host IP に接続します。
- SLD JTAG Bridge Host IP - パーシャル・リコンフィグレーションまたはペリフェラル再利用コア・パーティション内のJTAGデバッグ・ファブリックをSLD JTAG Bridge Agent IPを含む上位レベルのパーティションに接続することにより、パーシャル・リコンフィグレーションまたはペリフェラル再利用コア・パーティションのデバッグを可能にします。子パーティションにあるSLD JTAG Bridge Host IPをインスタンス化し、上位レベルのパーティションでSLD JTAG Bridge Agent IPにインターフェイスを接続します。
図 17. SLD JTAG Bridge Agent および SLD JTAG Bridge Hostの 構成