インテルのみ表示可能 — GUID: foy1507234996229
Ixiasoft
1.1. ブロックベース・デザイン用語
1.2. デザインブロック再利用の概要
1.3. インクリメンタル・ブロックベース・コンパイルの概要
1.4. コンパイラーのスナップショットを使った保持と再利用
1.5. デザイン分割
1.6. デザインブロック再利用のフロー
1.7. インクリメンタル・ブロックベースのコンパイルフロー
1.8. トップダウン・デザイン、ボトムアップ・デザイン、およびチームベース・デザインのフロー
1.9. インクリメンタル・ブロックベースのコンパイルとデザインブロックの再利用の組み合わせ
1.10. Signal Tapを使ったブロックベース・デザインのデバッグ
1.11. ブロックベースのデザインフロー改訂履歴
インテルのみ表示可能 — GUID: foy1507234996229
Ixiasoft
1.10.2.1.1. SLD JTAG Bridge Index
インテル® Quartus® Primeソフトウェアは、パーティションとその子のSLD JTAGブリッジの複数のインスタンスをサポートしています。コンパイラーは、各インスタンスを区別するためにインデックス番号を割り当てます。ルート・パーティションのブリッジ ・インデックスは、常に「None」です。
ルート・パーティションに対してSignal Tap ロジック・アナライザーを構成する場合は、JTAG Chain Configuration ウィンドウでBridge Index値をNoneに設定します。
JTAG Chain Configuration ブリッジ・インデックス
図 18. SLD JTAG Bridge Index
デザイン合成後、コンパイルレポートには、ペリフェラル再利用コア・パーティションのSLD JTAG Bridge Agent のインデックス番号が一覧表示されます。ブリッジ・インデックスの列挙方法の詳細については、Synthesis > In-System Debugging > JTAG Bridge Instance Agent Informationレポートを開きます。レポートには、階層パスと関連インデックスが表示されます。コンシューマーのインデックス・マッピングの理解のため、デベロッパーはこの情報をコンシューマーに提供する必要があります。