ブロックベース・デザイン ユーザーガイド: インテル® Quartus® Prime プロ・エディション

ダウンロード PDF
ID 683247
日付 5/07/2018
Public
ドキュメント目次
ドキュメント目次 x
1. ブロックベースのデザインフロー A. インテル® Quartus® Prime プロ・エディションユーザーガイド
1. ブロックベースのデザインフロー x
1.1. ブロックベース・デザイン用語 1.2. デザインブロック再利用の概要 1.3. インクリメンタル・ブロックベース・コンパイルの概要 1.4. コンパイラーのスナップショットを使った保持と再利用 1.5. デザイン分割 1.6. デザインブロック再利用のフロー 1.7. インクリメンタル・ブロックベースのコンパイルフロー 1.8. トップダウン・デザイン、ボトムアップ・デザイン、およびチームベース・デザインのフロー 1.9. インクリメンタル・ブロックベースのコンパイルとデザインブロックの再利用の組み合わせ 1.10. Signal Tapを使ったブロックベース・デザインのデバッグ 1.11. ブロックベースのデザインフロー改訂履歴
1.2. デザインブロック再利用の概要 x
1.2.1. デザインブロックの再利用例
1.5. デザイン分割 x
1.5.1. デザイン・パーティションのプランニング 1.5.2. デザイン・パーティションの作成
1.5.1. デザイン・パーティションのプランニング x
1.5.1.1. ペリフェラルIP、クロック、およびPLLのパーティションのプランニング 1.5.1.2. デザイン・パーティション・ガイドライン
1.6. デザインブロック再利用のフロー x
1.6.1. コア・パーティションの再利用 1.6.2. ルート・パーティションの再利用
1.6.1. コア・パーティションの再利用 x
1.6.1.1. ステップ1：デベロッパー：コア・パーティションを作成する 1.6.1.2. ステップ2：デベロッパー：コア・パーティションをコンパイルしてエクスポートする 1.6.1.3. ステップ3：デベロッパー：ブラックボックス・ファイルを作成する 1.6.1.4. ステップ4：コンシューマー： コア・パーティションを追加してコンパイルする
1.6.2. ルート・パーティションの再利用 x
1.6.2.1. ステップ1: デベロッパー: ペリフェラル・コア・パーティションを作成する 1.6.2.2. ステップ2:デベロッパー: Logic Lock リージョンを定義する 1.6.2.3. ステップ3：デベロッパー： ルート・パーティションをコンパイルしてエクスポートする 1.6.2.4. ステップ4：コンシューマー：ルート・パーティションを追加してコンパイルする
1.7. インクリメンタル・ブロックベースのコンパイルフロー x
1.7.1. 空のパーティションの作成
1.7.1. 空のパーティションの作成 x
1.7.1.1. 空のパーティション・クロックソースの保持
1.8. トップダウン・デザイン、ボトムアップ・デザイン、およびチームベース・デザインのフロー x
1.8.1. トップダウン・デザインとボトムアップ・デザインの組み合わせ
1.8.1. トップダウン・デザインとボトムアップ・デザインの組み合わせ x
1.8.1.1. チームベースのデザインのためのトップレベル・プロジェクトの作成 1.8.1.2. プロジェクト統合のためのデザイン・パーティションの準備
1.10. Signal Tapを使ったブロックベース・デザインのデバッグ x
1.10.1. コア・パーティションの再利用によるSignal Tap 1.10.2. ルート・パーティションの再利用によるSignal Tap
1.10.1. コア・パーティションの再利用によるSignal Tap x
1.10.1.1. HDLシグナルタップ・インスタンスの使用 1.10.1.2. パーティション境界ポート 1.10.1.3. 合成スナップショットを使用したデバッグ 1.10.1.4. 配置されたスナップショットまたは最終スナップショットを使用したデバッグ
1.10.1.2. パーティション境界ポート x
1.10.1.2.1. パーティション境界ポートの定義 1.10.1.2.2. 再利用されたコア・パーティションのデバッグポートへの接続
1.10.2. ルート・パーティションの再利用によるSignal Tap x
1.10.2.1. SLD JTAG Bridge 1.10.2.2. ルート・パーティションへのSLD JTAGブリッジの追加 1.10.2.3. Signal Tap のペリフェラル・リユース・コア・パーティションへの追加
1.10.2.1. SLD JTAG Bridge x
1.10.2.1.1. SLD JTAG Bridge Index
1. ブロックベースのデザインフロー
A. インテル® Quartus® Prime プロ・エディションユーザーガイド

1.5.2. デザイン・パーティションの作成

デザイン・パーティションを作成および変更するには以下の手順に従います。
  1. Processing > Start > Start Analysis & Elaboration をクリックします。
  2. Project Navigatorで、Hierarchy タブのインスタンスを右クリックし、 Design Partition > Set as Design Partitionをクリックします。割り当てた各インスタンスの横に、デザイン・パーティションアイコンが表示されます。
    図 7. プロジェクト階層からデザイン・パーティションを作成する

    この設定は .qsf内の次の割り当てに対応します。 

    set_instance_assignment -name PARTITION <name> \
     -to <partition hierarchical path>
  3. プロジェクト内のすべてのデザイン・パーティションを表示および編集するには、Assignments > Design Partitions Window をクリックします。
    図 8. Design Partitionsウィンドウ
  4. Design Partitions ウィンドウでデザイン・パーティションのプロパティを指定します。次の設定を使用できます。
    表 3.  Design Partition Planner
    オプション 説明
    Partition Name Specifies the partition name. Each partition name in the project must be unique and consist of only alphanumeric characters.
    Hierarchy Path Specifies the hierarchy path of the entity instance that you assign to the partition. You specify this value in the Create New Partition dialog box. Double-click <<new>> in the Design Partitions Window to open the Create New Partition dialog box.
    型 Double-click to specify one of the following partition types that control how the Compiler processes and implements the partition:
    • Default—Identifies a standard partition. The Compiler processes the partition using the associated design source files. Select this option when defining a core partition for export.
    • Reconfigurable—Identifies a reconfigurable partition in a Partial Reconfiguration flow. Specify the Reconfigurable type to preserve synthesis results, while allowing refit of the partition in the PR flow.
    • Periphery Reuse Core—Identifies a partition in a block-based design flow that is reserved for core development when reusing the device periphery (that is, the root partition).
    Preservation Level Specifies one of the following preservation levels for the partition:
    • Not Set—specifies no preservation level. The partition compiles from source files.
    • synthesized—the partition compiles using the synthesized snapshot.
    • final—the partition compiles using the final snapshot.
    EMPTY Specifies an empty partition that the Compiler skips. This setting is incompatible with the Periphery Reuse Core and Partition Database File settings for the same partition. The Preservation Level must be Not Set. An empty partition cannot have any child partitions.
    データベース・ファイルの移行 Specifies a Partition Database File (.qdb) that the Compiler uses during compilation of the partition. You export the .qdb for the stage of compilation that you want to reuse (synthesized, placed, or final). Assign the .qdb to a partition to reuse those results in another context.
    Entity Re-binding Specifies (binds) the entity name for the PR partition you are changing in the current implementation revision. This setting specifies the entity that replaces the default persona in each implementation revision in the PR flow.
    色 Specifies the color coding of the partition in the Chip Planner and Design Partition Planner displays.

コンパイル後、Design Partitions ウィンドウのCompilation Viewタブでデザイン・パーティションの実装に関する詳細を表示できます。合成レポートとフィッターレポートでは、保持レベルと.qdbファイルの割り当てに関する追加情報が提供されます。

図 9. Design Partition Window の Compilation View タブ
レベル 2 の表題