インテルのみ表示可能 — GUID: myg1507156216938
Ixiasoft
1.1. ブロックベース・デザイン用語
1.2. デザインブロック再利用の概要
1.3. インクリメンタル・ブロックベース・コンパイルの概要
1.4. コンパイラーのスナップショットを使った保持と再利用
1.5. デザイン分割
1.6. デザインブロック再利用のフロー
1.7. インクリメンタル・ブロックベースのコンパイルフロー
1.8. トップダウン・デザイン、ボトムアップ・デザイン、およびチームベース・デザインのフロー
1.9. インクリメンタル・ブロックベースのコンパイルとデザインブロックの再利用の組み合わせ
1.10. Signal Tapを使ったブロックベース・デザインのデバッグ
1.11. ブロックベースのデザインフロー改訂履歴
インテルのみ表示可能 — GUID: myg1507156216938
Ixiasoft
1.10.2. ルート・パーティションの再利用によるSignal Tap
Signal Tapによるルート・パーティション再利用には、ルート・パーティションからペリフェラル再利用コア・パーティションへのSignal Tap デバッグを拡張するためにJTAGデバッグブリッジを必要とします。その後、ルート・パーティションのコンシューマーはSignal Tapを追加して使用し、デバッグブリッジに接続することによって、ペリフェラル再利用コア・パーティションにデバッグします。デバッグブリッジを使用すると、ルート・パーティションとコア・パーティションとで独立したデバッグを実行できます。ルート・パーティションとコア・パーティションのロジックは分離されており、各パーティションには別々の.stpファイルが必要です。 SLD JTAG Bridge Host インテル® FPGA IP （SLD JTAG Bridge Host）およびSLD JTAG Bridge Agent インテル® FPGA IP （SLD JTAG Bridge Agent）を使用してJTAGデバッグブリッジを実装します。
図 16. JTAGデバッグブリッジを使用したSignal Tap
ルート・パーティションの再利用では、統合時に各パーティションを個別に処理する必要があります。Signal Tap の各インスタンスは、インスタンスが存在するパーティション内でのみ接続できます。したがって、ルート・パーティションおよびペリフェラル再利用コア・パーティションには、それぞれこのフローで別々のSignal Tap ファイルを必要とします。
コンシューマーがルート・パーティションをデバッグできるようにするには、デベロッパーがルート・パーティション内に Signal Tap インスタンスを含める必要があります。コンシューマーがペリフェラル再利用コア・パーティションをデバッグできるようにするには、デベロッパーはSLD JTAG Bridge Agent をルート・パーティションに含める必要があります。次に、デベロッパーがルート・パーティションでインスタンス化するSignal Tap または SLD JTAG Briegeがエクスポートされ、コンシューマー・プロジェクトで使用できるようになります。エクスポートされたルート・パーティションでSignal Tap ポイントを公開しない場合は、.qdbをエクスポートする前にSignal Tap ファイルを削除し、デベロッパー・プロジェクトを再コンパイルします。