ブロックベース・デザイン ユーザーガイド: インテル® Quartus® Prime プロ・エディション

ダウンロード PDF
ID 683247
日付 5/07/2018
Public
ドキュメント目次
ドキュメント目次 x
1. ブロックベースのデザインフロー A. インテル® Quartus® Prime プロ・エディションユーザーガイド
1. ブロックベースのデザインフロー x
1.1. ブロックベース・デザイン用語 1.2. デザインブロック再利用の概要 1.3. インクリメンタル・ブロックベース・コンパイルの概要 1.4. コンパイラーのスナップショットを使った保持と再利用 1.5. デザイン分割 1.6. デザインブロック再利用のフロー 1.7. インクリメンタル・ブロックベースのコンパイルフロー 1.8. トップダウン・デザイン、ボトムアップ・デザイン、およびチームベース・デザインのフロー 1.9. インクリメンタル・ブロックベースのコンパイルとデザインブロックの再利用の組み合わせ 1.10. Signal Tapを使ったブロックベース・デザインのデバッグ 1.11. ブロックベースのデザインフロー改訂履歴
1.2. デザインブロック再利用の概要 x
1.2.1. デザインブロックの再利用例
1.5. デザイン分割 x
1.5.1. デザイン・パーティションのプランニング 1.5.2. デザイン・パーティションの作成
1.5.1. デザイン・パーティションのプランニング x
1.5.1.1. ペリフェラルIP、クロック、およびPLLのパーティションのプランニング 1.5.1.2. デザイン・パーティション・ガイドライン
1.6. デザインブロック再利用のフロー x
1.6.1. コア・パーティションの再利用 1.6.2. ルート・パーティションの再利用
1.6.1. コア・パーティションの再利用 x
1.6.1.1. ステップ1：デベロッパー：コア・パーティションを作成する 1.6.1.2. ステップ2：デベロッパー：コア・パーティションをコンパイルしてエクスポートする 1.6.1.3. ステップ3：デベロッパー：ブラックボックス・ファイルを作成する 1.6.1.4. ステップ4：コンシューマー： コア・パーティションを追加してコンパイルする
1.6.2. ルート・パーティションの再利用 x
1.6.2.1. ステップ1: デベロッパー: ペリフェラル・コア・パーティションを作成する 1.6.2.2. ステップ2:デベロッパー: Logic Lock リージョンを定義する 1.6.2.3. ステップ3：デベロッパー： ルート・パーティションをコンパイルしてエクスポートする 1.6.2.4. ステップ4：コンシューマー：ルート・パーティションを追加してコンパイルする
1.7. インクリメンタル・ブロックベースのコンパイルフロー x
1.7.1. 空のパーティションの作成
1.7.1. 空のパーティションの作成 x
1.7.1.1. 空のパーティション・クロックソースの保持
1.8. トップダウン・デザイン、ボトムアップ・デザイン、およびチームベース・デザインのフロー x
1.8.1. トップダウン・デザインとボトムアップ・デザインの組み合わせ
1.8.1. トップダウン・デザインとボトムアップ・デザインの組み合わせ x
1.8.1.1. チームベースのデザインのためのトップレベル・プロジェクトの作成 1.8.1.2. プロジェクト統合のためのデザイン・パーティションの準備
1.10. Signal Tapを使ったブロックベース・デザインのデバッグ x
1.10.1. コア・パーティションの再利用によるSignal Tap 1.10.2. ルート・パーティションの再利用によるSignal Tap
1.10.1. コア・パーティションの再利用によるSignal Tap x
1.10.1.1. HDLシグナルタップ・インスタンスの使用 1.10.1.2. パーティション境界ポート 1.10.1.3. 合成スナップショットを使用したデバッグ 1.10.1.4. 配置されたスナップショットまたは最終スナップショットを使用したデバッグ
1.10.1.2. パーティション境界ポート x
1.10.1.2.1. パーティション境界ポートの定義 1.10.1.2.2. 再利用されたコア・パーティションのデバッグポートへの接続
1.10.2. ルート・パーティションの再利用によるSignal Tap x
1.10.2.1. SLD JTAG Bridge 1.10.2.2. ルート・パーティションへのSLD JTAGブリッジの追加 1.10.2.3. Signal Tap のペリフェラル・リユース・コア・パーティションへの追加
1.10.2.1. SLD JTAG Bridge x
1.10.2.1.1. SLD JTAG Bridge Index
1. ブロックベースのデザインフロー
A. インテル® Quartus® Prime プロ・エディションユーザーガイド

1.11. ブロックベースのデザインフロー改訂履歴

ドキュメント・バージョン インテル® Quartus® Prime バージョン 変更内容
2018.05.07 18.0.0
  • スタンドアロンのブロックベース・デザイン・ユーザーガイドの一部としての章の最初のリリース。
  • 脚注と既知の問題へのリンクを追加。
  • 現在のGUIと一致するように、すべてのデザインフロー手順を更新。
  • エンティティー・バウンドのSDCファイルを含めるオプションの説明を更新。
  • 親から子へのパーティション属性の継承を定義するステートメントを更新。
  • デザイン・パーティション設定のトピックを追加。
  • ブロックベース・デザイン用語を追加。
  • コンパイラーのスナップショットを使った保持と再利用を追加。
  • 空のパーティション・クロックソースの保持 のトピックを追加。
  • デザイン・パーティションのプロパティ表を追加。
  • インクリメンタル・ブロックベースのコンパイルとデザインブロックの再利用の結合のトピックを追加。
  • ブロックベース・デザインのデバッグのトピックを更新し、新しいアプリケーション・ノートにリンク。
2017.11.06 17.1.0
  • 導入の再編成とインクリメンタル・ブロックベースのコンパイル
  • デザイン・パーティション の項を追加。
  • ブロックベース・デザインのデバッグを追加。
  • コンパイル時間を短縮するために空のパーティションを使用するトピックを追加。
  • .psmf 、 .msf 、および.sofをコンシューマー・プロジェクトに追加するための要件を削除。
  • インテル® Stratix® 10デザイン用にエクスポートされたパーティションを使った.sdcのバンドルに関する情報を含む インテル® Stratix® 10 サポートを追加。
  • デザイン・パーティション・ウィンドウ、デザイン・パーティションのエクスポート・ダイアログボックス、およびLogic Lockリージョンウィンドウへの文書変更。
  • 新しいデザイン・パーティション・プランナーへのリファレンスを追加。
  • 対応する.qsfAssignmentsへのリファレンスを更新。
  • ペリフェラルの再利用からルート・パーティションの再利用までのリファレンスを変更。
  • 最新の Intel® 標準の商標を変更。
2017.05.08 17.0.0
  • 最初の一般向けリリース
レベル 2 の表題