インテルのみ表示可能 — GUID: qvo1522778921125
Ixiasoft
1.1. ブロックベース・デザイン用語
1.2. デザインブロック再利用の概要
1.3. インクリメンタル・ブロックベース・コンパイルの概要
1.4. コンパイラーのスナップショットを使った保持と再利用
1.5. デザイン分割
1.6. デザインブロック再利用のフロー
1.7. インクリメンタル・ブロックベースのコンパイルフロー
1.8. トップダウン・デザイン、ボトムアップ・デザイン、およびチームベース・デザインのフロー
1.9. インクリメンタル・ブロックベースのコンパイルとデザインブロックの再利用の組み合わせ
1.10. Signal Tapを使ったブロックベース・デザインのデバッグ
1.11. ブロックベースのデザインフロー改訂履歴
インテルのみ表示可能 — GUID: qvo1522778921125
Ixiasoft
1.7.1.1. 空のパーティション・クロックソースの保持
空のパーティションは、 インテル® Quartus® Primeソフトウェアが認識するクロックソースを保持します。
インテル® Quartus® Primeソフトウェアはパーティションのクロックソースとして以下を認識して保持します。
- PLLからの信号
- フリップフロップ、メモリー、HSSIO、I / Oレジスター、または空のパーティション外のPLLの内部クロックからのフィード
インテル® Quartus® Primeソフトウェアはパーティションのクロックソースとして以下を認識しません。
- FPGAの内部にクロック入力を供給しないFPGA外部のソースを持つネット
- 組み合わせロジックにのみ接続するネット
- 出力ピンにのみ接続するネット
- 空のパーティション内のロジックにのみ供給するネット