インテルのみ表示可能 — GUID: qdy1507139136388
Ixiasoft
1.1. ブロックベース・デザイン用語
1.2. デザインブロック再利用の概要
1.3. インクリメンタル・ブロックベース・コンパイルの概要
1.4. コンパイラーのスナップショットを使った保持と再利用
1.5. デザイン分割
1.6. デザインブロック再利用のフロー
1.7. インクリメンタル・ブロックベースのコンパイルフロー
1.8. トップダウン・デザイン、ボトムアップ・デザイン、およびチームベース・デザインのフロー
1.9. インクリメンタル・ブロックベースのコンパイルとデザインブロックの再利用の組み合わせ
1.10. Signal Tapを使ったブロックベース・デザインのデバッグ
1.11. ブロックベースのデザインフロー改訂履歴
インテルのみ表示可能 — GUID: qdy1507139136388
Ixiasoft
1.10.1.2. パーティション境界ポート
コア・パーティションのデベロッパーは、パーティションの境界ポートを定義して、パーティションの潜在的な ポイントを識別してコンシューマーに公開する必要があります。コンシューマーは、コンシューマー・プロジェクトでSignal Tap デバッグにデベロッパーが定義したポートを使用できます。次の図は、2つの新しい境界ポートを示しています。Module_A|Reg_CおよびModule_A|Module_B|Reg_C|
パーティション境界でのポートの追加
パーティション境界ポートは、ロジックへの接続を行い、ポートをトップレベル・パーティションにトンネリングします。その後、新しい境界ポートがすべての子パーティション境界で使用できるようになります。デバッグの目的で、任意の出力と同じ方法で作成する境界ポートを使用できます。
保持されたパーティションで Signal Tap を使用するには、デベロッパーはパーティション境界に追加のポートを作成し、プロービングのロジックを新しいポートに接続する必要があります。RTLのレイヤーを介した接続の手動トンネリングではデザインの変更が必要になり、異なるバージョンのコードで問題が発生する可能性があります。このような複雑さを回避するには、「Assignment Editor」でCreate Partition Boundary Ports Assignment (Assignments > Assignment Editor) を使用して、デバッグするロジックに接続されている追加の境界ポートを自動的に作成します。境界ポートを使用する場合、RTLの変更は必要ありません。