ブロックベース・デザイン ユーザーガイド: インテル® Quartus® Prime プロ・エディション

ダウンロード PDF
ID 683247
日付 5/07/2018
Public
ドキュメント目次
ドキュメント目次 x
1. ブロックベースのデザインフロー A. インテル® Quartus® Prime プロ・エディションユーザーガイド
1. ブロックベースのデザインフロー x
1.1. ブロックベース・デザイン用語 1.2. デザインブロック再利用の概要 1.3. インクリメンタル・ブロックベース・コンパイルの概要 1.4. コンパイラーのスナップショットを使った保持と再利用 1.5. デザイン分割 1.6. デザインブロック再利用のフロー 1.7. インクリメンタル・ブロックベースのコンパイルフロー 1.8. トップダウン・デザイン、ボトムアップ・デザイン、およびチームベース・デザインのフロー 1.9. インクリメンタル・ブロックベースのコンパイルとデザインブロックの再利用の組み合わせ 1.10. Signal Tapを使ったブロックベース・デザインのデバッグ 1.11. ブロックベースのデザインフロー改訂履歴
1.2. デザインブロック再利用の概要 x
1.2.1. デザインブロックの再利用例
1.5. デザイン分割 x
1.5.1. デザイン・パーティションのプランニング 1.5.2. デザイン・パーティションの作成
1.5.1. デザイン・パーティションのプランニング x
1.5.1.1. ペリフェラルIP、クロック、およびPLLのパーティションのプランニング 1.5.1.2. デザイン・パーティション・ガイドライン
1.6. デザインブロック再利用のフロー x
1.6.1. コア・パーティションの再利用 1.6.2. ルート・パーティションの再利用
1.6.1. コア・パーティションの再利用 x
1.6.1.1. ステップ1：デベロッパー：コア・パーティションを作成する 1.6.1.2. ステップ2：デベロッパー：コア・パーティションをコンパイルしてエクスポートする 1.6.1.3. ステップ3：デベロッパー：ブラックボックス・ファイルを作成する 1.6.1.4. ステップ4：コンシューマー： コア・パーティションを追加してコンパイルする
1.6.2. ルート・パーティションの再利用 x
1.6.2.1. ステップ1: デベロッパー: ペリフェラル・コア・パーティションを作成する 1.6.2.2. ステップ2:デベロッパー: Logic Lock リージョンを定義する 1.6.2.3. ステップ3：デベロッパー： ルート・パーティションをコンパイルしてエクスポートする 1.6.2.4. ステップ4：コンシューマー：ルート・パーティションを追加してコンパイルする
1.7. インクリメンタル・ブロックベースのコンパイルフロー x
1.7.1. 空のパーティションの作成
1.7.1. 空のパーティションの作成 x
1.7.1.1. 空のパーティション・クロックソースの保持
1.8. トップダウン・デザイン、ボトムアップ・デザイン、およびチームベース・デザインのフロー x
1.8.1. トップダウン・デザインとボトムアップ・デザインの組み合わせ
1.8.1. トップダウン・デザインとボトムアップ・デザインの組み合わせ x
1.8.1.1. チームベースのデザインのためのトップレベル・プロジェクトの作成 1.8.1.2. プロジェクト統合のためのデザイン・パーティションの準備
1.10. Signal Tapを使ったブロックベース・デザインのデバッグ x
1.10.1. コア・パーティションの再利用によるSignal Tap 1.10.2. ルート・パーティションの再利用によるSignal Tap
1.10.1. コア・パーティションの再利用によるSignal Tap x
1.10.1.1. HDLシグナルタップ・インスタンスの使用 1.10.1.2. パーティション境界ポート 1.10.1.3. 合成スナップショットを使用したデバッグ 1.10.1.4. 配置されたスナップショットまたは最終スナップショットを使用したデバッグ
1.10.1.2. パーティション境界ポート x
1.10.1.2.1. パーティション境界ポートの定義 1.10.1.2.2. 再利用されたコア・パーティションのデバッグポートへの接続
1.10.2. ルート・パーティションの再利用によるSignal Tap x
1.10.2.1. SLD JTAG Bridge 1.10.2.2. ルート・パーティションへのSLD JTAGブリッジの追加 1.10.2.3. Signal Tap のペリフェラル・リユース・コア・パーティションへの追加
1.10.2.1. SLD JTAG Bridge x
1.10.2.1.1. SLD JTAG Bridge Index
1. ブロックベースのデザインフロー
A. インテル® Quartus® Prime プロ・エディションユーザーガイド

1.9. インクリメンタル・ブロックベースのコンパイルとデザインブロックの再利用の組み合わせ

デザインブロックの再利用により、デベロッパーまたはIPベンダーは、ソースコードを提供せずにブロックまたはIPをコンシューマーに供給できます。インクリメンタル・ブロックベースのコンパイルにより、IPコンシューマーまたはブロック・コンシューマーはラッパーロジックを独立して開発できます。サードパーティー製IP コアの開発中にデベロッパーがデザインの一部を保持できるようにすることで、フルデザインのタイミング・クロージャーに要する時間と労力を削減できます。次の図は、この並列開発モデルを示しています。

次の図では、Sibling2はサードパーティー製IP、または別のデベロッパーが独自にデザインしたパーティションです。コンシューマーはSibling2のLogic Lock リージョンを作成し、他のパーティションをコンパイルし、結果を保持することができます。その後デベロッパーがSibling2 .qdbを提供すると、コンシューマーはこれをフルデザインにインポートできます。

図 15. パーティション化されたデザイン階層

インテル® Quartus® Prime プロ・エディション はインクリメンタル・ブロックベースのコンパイルとデザインブロックの再利用の組み合わせをサポートしています。

表 4.  統合されたインクリメンタル・ブロックベースのコンパイルとデザインブロックの再利用のサポート
サポートされる組み合わせ サポートされない組み合わせ
  • .qdbとしてのパーティションのエクスポート、.qdbの再利用および子の保持。再利用パーティション.qdb ファイルとその子の保持レベルは同じである必要があります。それ以外の場合、この組み合わせはサポートされません。
  • .qdbとしてのパーティションのエクスポート、.qdbの再利用および同じパーティションの保持。.qdbが保持するスナップショットレベルは、パーティション保持レベルとは異なる必要があります。
  • パーティションとその子の保持。子の保持レベルは親の保持レベルと同等もしくはそれ以上でなければなりません。それ以外の場合、その組み合わせはサポートされません。
  • 子の保持と組み合わせた.qdbのエクスポートと再利用で、子の保持レベルがパーティション.qdbと異なる場合。
  • 子.qdbの再利用とその親のが空の場合。
  • .qdbのの再利用とその子が空の場合。
  • 子パーティションの保持とその親パーティションが空の場合。
  • 親パーティションの保持とその子が空の場合。
  • .qdbの再利用とそのパーティションが空の場合。
  • 子.qdbの再利用とその親パーティションの保持。
  • 親と子のパーティションの保持と、親の保持レベルは子の保持レベルよりも高い場合。
レベル 2 の表題