インテルのみ表示可能 — GUID: vgo1441366918027
Ixiasoft
6.1.1. Arria V、Arria V GZおよびStratix VデバイスのトランシーバPLL
6.1.2. トランシーバ・ネイティブPHY (RX)—Arria 10デバイス
6.1.3. アルテラと AMPP パートナが提供しているIPコア
6.1.4. アルテラのPLL Reconfig IPコア
6.1.5. Multirate Reconfig Controller (RX)
6.1.6. オーバーサンプラ（RX）
6.1.7. DCFIFO
6.1.8. シンク・ディスプレイ・データ・チャネル（DDC）＆ステータスおよび制御データ・チャネル（SCDC）
6.1.9. トランシーバ・リコンフィギュレーション・コントローラ
6.1.10. VIPバイパスやオーディオ、補助およびInfoFrameバッファ
6.1.11. トランシーバ・ネイティブPHY（TX）— Arria VおとびStratix Vデバイス
6.1.12. トランシーバ・ネイティブPHY（RX）— Arria 10デバイス
6.1.13. トランシーバPHYのリセット・コントローラ
6.1.14. トランシーバPHY IPコア
6.1.15. オーバーサンプラ（TX）
6.1.16. クロック・イネーブル・ジェネレータ
6.1.17. Qsysシステム
インテルのみ表示可能 — GUID: vgo1441366918027
Ixiasoft
6.1.2. トランシーバ・ネイティブPHY (RX)—Arria 10デバイス
クロック当たり2シンボルでHDMI RXコアとPLDインタフェース - 6000 Mbpsの最大TMDSビット・レートを操作するには、PCSで20ビットでのArria 10Transceiver Native PHY を設定します。最小リンクレートは1,000 Mbpsです。
| パラメータ | 設定 |
|---|---|
| データパスのオプション | |
| Transceiver configuration rules | Basic/Custom (Standard PCS) |
| PMA configuration rules | Basic |
| Transceiver mode | RX Simplex |
| Number of data channels | 3 |
| Data rate | 6,000 Mbps |
| Enable simplified data interface | On |
| RX PMA | |
| Number of CDR reference clocks | 1 |
| Selected CDR reference clock | 0 |
| Selected CDR reference clock frequency | 600 MHz |
| PPM detector threshold | 1,000: XAUI |
| CTLE adaptation mode | Manual |
| DFE adaptation mode | Disabled |
| Enable rx_is_lockedtodata port | On |
| Enable rx_is_lockedtoref port | On |
| Enable rx_set_locktodata and rx_set_locktoref ports | On |
| スタンダードPCS | |
| Standard PCS / PMA interface width | 20 |
| RX byte deserializer mode | Disabled |
| ダイナミック・リコンフィギュレーション | |
| Enable dynamic reconfiguration | On |
| Share reconfiguration interface | On2 |
| 信号 | 入力/出力 | 説明 |
|---|---|---|
| クロック | ||
| rx_cdr_refclk[1:0] | 入力 | BST回路へのクロック入力。 |
| rx_clkout[2:0] | 出力 | トランシーバRX PMAで回復された低速パラレル・クロックであり、これがRXエンハンストPCSのクロックになります。このクロックの周波数は、データ・レートをPCS/PMAインタフェースの幅で割ったものと等しくなります。 |
| rx_coreclkin[2:0] | 入力 | FPGAファブリックのクロックです。このクロックは、RX FIFOの書き込みポートを駆動します。 rx_std_clkoutポートに接続します。 |
| リセット | ||
| rx_analogreset[<n>2:0] | 入力 | トランシーバPHYのアナログRX部分をリセットします。 トランシーバPHY リセット・コントローラIPコアに接続します。 |
| rx_digitalreset[<n>2:0] | 入力 | トランシーバPHYのデジタルRX部分をリセットします。 トランシーバPHY リセット・コントローラIPコアに接続します。 |
| PMAポート | ||
| rx_set_locktoref[<n>2:0] | 入力 | このポートは、RX CDR回路のマニュアル・コントロールを可能にします。 マルチレート・リコンフィギュレーション・コントローラ（RX）オーバーサンプリングモードが必要な場合は1に、このポートを設定します。そうでなければ、このポートが0に設定されています。 |
| rx_set_locktodata[<n>2:0] | 入力 | 常に0に駆動されます。rx_set_locktorefが1に駆動されると、CDRは、 lock-to-referenceモードに設定されています。それ以外の場合は、CDRは、 lock-to-dataモードに構成されています。 |
| rx_is_lockedtoref[<n>2:0] | 出力 | アサートされると、CDRは、入力基準クロックにロックされています。 rx_set_locktorefが 1のときにTransceiver PHY Reset Controller IPコアのrx_is_lockedtodataポートにこのポートを接続します。 |
| rx_is_lockedtodata[<n>2:0] | 出力 | アサートされると、CDRは、着信データにロックされています。rx_set_locktorefが0のときにTransceiver PHY Reset Controller IPコアのrx_is_lockedtodata ポートにこのポートを接続します。 |
| rx_serial_data[<n>2:0] | 入力 | RX差動シリアル入力データ。 |
| PCSポート | ||
| unused_rx_parallel_data | 出力 | 未接続のままにしておきます。 |
| rx_parallel_data[-1:0] | 出力 | PCS RXパラレル・データ。
注: S=クロック当たりのシンボル
|
| キャリブレーション・ステータス・ポート | ||
| rx_cal_busy[<n>2:0] | 出力 | アサートされると、最初のRXキャリブレーションが進行中であることを示します。最初のキャリブレーションまたはマニュアル・キャリブレーションでは、この信号はキャリブレーション時にアサートされ、キャリブレーションの完了後にディアサートされます。トランシーバPHY リセット・コントローラIPコアに接続します。 |
| Avalon-MMコントロール・ポート | ||
| reconfig_clk | 入力 | Avalonクロック。クロック周波数は100～125 MHzです。 |
| reconfig_reset | 入力 | Avalonインタフェースをリセットします。 |
| reconfig_write | 入力 | アクティブHighのライト・イネーブル信号です。 |
| reconfig_read | 入力 | アクティブHighのリード・イネーブル信号です。 |
| reconfig_address[2+9:0] | 入力 | アドレス・バス。 下位10ビットがアドレスを指定し、上位2ビットは、チャネルを指定します。 共有の再構成インタフェースが無効になっている場合、コアは、チャネルごとに独立した再構成インタフェースを提供します。 例えば：
|
| reconfig_writedata[31:0] | 入力 | 32ビットのデータ・ライト・バス。reconfig_addressはアドレスに書き込まれるデータを示します。 |
| reconfig_readdata[31:0] | 出力 | 32ビット・データ読み出しバス。有効なデータは読み出し動作後にこのバスに配置されます。信号は、reconfig_waitrequestがHighになり、それからLowになった後に有効になります。 |
| reconfig_waitrequest | 出力 | Avalonインタフェースがビジー状態であることを示す1ビットの信号です。この信号がLowになるまでAvalonコマンドがアサートされた状態を保持してください。 |
2 有効にした場合、reconfig_addressの最ビットは、アクティブ・チャネルを識別します。下位10ビットがリコンフィギュレーション・アドレスを指定します。複数のチャネルを持つネイティブPHYを設定する場合、このオプションを有効にします。ただし、同じチャネルでRXとTXの間の単一のリコンフィギュレーション・マスタ・コントローラを共有するには、このオプションをオフにする必要があります。