インテルのみ表示可能 — GUID: vgo1401369891196
Ixiasoft
6.1.1. Arria V、Arria V GZおよびStratix VデバイスのトランシーバPLL
6.1.2. トランシーバ・ネイティブPHY (RX)—Arria 10デバイス
6.1.3. アルテラと AMPP パートナが提供しているIPコア
6.1.4. アルテラのPLL Reconfig IPコア
6.1.5. Multirate Reconfig Controller (RX)
6.1.6. オーバーサンプラ(RX)
6.1.7. DCFIFO
6.1.8. シンク・ディスプレイ・データ・チャネル(DDC)&ステータスおよび制御データ・チャネル(SCDC)
6.1.9. トランシーバ・リコンフィギュレーション・コントローラ
6.1.10. VIPバイパスやオーディオ、補助およびInfoFrameバッファ
6.1.11. トランシーバ・ネイティブPHY(TX)— Arria VおとびStratix Vデバイス
6.1.12. トランシーバ・ネイティブPHY(RX)— Arria 10デバイス
6.1.13. トランシーバPHYのリセット・コントローラ
6.1.14. トランシーバPHY IPコア
6.1.15. オーバーサンプラ(TX)
6.1.16. クロック・イネーブル・ジェネレータ
6.1.17. Qsysシステム
インテルのみ表示可能 — GUID: vgo1401369891196
Ixiasoft
6.3.3. デザインの構築とコンパイル
デザイン・ファイルをコピーした後、デザインを構築することができます。
FPGAデザインをコンパイルするためにアルテラが提供するTclスクリプトを使用することができます。
- Nios II Command Shellを開きます。
- 作業ディレクトリにディレクトリを変更します。
- コマンドを入力し、入力します。
source runall.tcl( Quartus® Primeスタンダード・エディションを使用する場合)またはsource runall_pro.tcl ( Quartus® Primeプロ・エディションを使用する場合)このスクリプトを使用するには、次の手順を実行します。
- IPカタログ・ファイルを生成します。
- Qsysシステムを生成します。
- Quartus® Primeプロジェクトを作成します。
- ソフトウェアのワークスペースを作成し、ソフトウェアを構築します。
- Quartus® Primeプロジェクトをコンパイルします。
- ファイル名を指定して実行解析および合成は、DDRの割り当て-のための唯一のVIPパススルー設計のためのポストマップ・ネットリストを生成します。
- フル・コンパイルを実行します。
注: Linuxユーザーである場合、このメッセージCYGPATHを発生します:cygpath: command not found 。注: このメッセージは無視することができます。スクリプトは、次のコマンドを生成するように進行します。