アルテラのHigh-Definition Multimedia Interface （HDMI） IPコアのユーザー・ガイド
ID
683798
日付
5/02/2016
Public
このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。
6.1.1. Arria V、Arria V GZおよびStratix VデバイスのトランシーバPLL
6.1.2. トランシーバ・ネイティブPHY (RX)—Arria 10デバイス
6.1.3. アルテラと AMPP パートナが提供しているIPコア
6.1.4. アルテラのPLL Reconfig IPコア
6.1.5. Multirate Reconfig Controller (RX)
6.1.6. オーバーサンプラ（RX）
6.1.7. DCFIFO
6.1.8. シンク・ディスプレイ・データ・チャネル（DDC）＆ステータスおよび制御データ・チャネル（SCDC）
6.1.9. トランシーバ・リコンフィギュレーション・コントローラ
6.1.10. VIPバイパスやオーディオ、補助およびInfoFrameバッファ
6.1.11. トランシーバ・ネイティブPHY（TX）— Arria VおとびStratix Vデバイス
6.1.12. トランシーバ・ネイティブPHY（RX）— Arria 10デバイス
6.1.13. トランシーバPHYのリセット・コントローラ
6.1.14. トランシーバPHY IPコア
6.1.15. オーバーサンプラ（TX）
6.1.16. クロック・イネーブル・ジェネレータ
6.1.17. Qsysシステム
6.1.5. Multirate Reconfig Controller (RX)
Multirate Reconfig Controllerは、250 Mbpsから6000 Mbpsの範囲で任意のリンク速度で動作するようにRXトランシーバを駆動するためのHDMI PLLとレート検出回路を実装しています。 6000 Mbpsでのリンク・レートが絶対最大ではないですが、意図はHDMI 2.0リンク・レートをサポートすることです。
Multirate Reconfig Controllerは、クロック周波数帯域を決定するために、TMDSクロックであるHDMI PLL任意の基準クロックの速度の検出を行います。検出されたクロックの周波数帯域に基づいて、回路構成を動的にリンク速度変化に適応するためにHDMI PLLトランシーバの設定をリコンフィギュレーションします。
図 35. マルチレート・リコンフィギュレーション・シーケンス・フローこの図は、入力データ・ストリームおよび基準クロックの周波数を受信するとき、またはトランシーバのロックが解除されたとき、コントローラのマルチレート・リコンフィギュレーション・シーケンス・フローを示します。