インテルのみ表示可能 — GUID: vgo1441804523552
Ixiasoft
6.1.1. Arria V、Arria V GZおよびStratix VデバイスのトランシーバPLL
6.1.2. トランシーバ・ネイティブPHY (RX)—Arria 10デバイス
6.1.3. アルテラと AMPP パートナが提供しているIPコア
6.1.4. アルテラのPLL Reconfig IPコア
6.1.5. Multirate Reconfig Controller (RX)
6.1.6. オーバーサンプラ(RX)
6.1.7. DCFIFO
6.1.8. シンク・ディスプレイ・データ・チャネル(DDC)&ステータスおよび制御データ・チャネル(SCDC)
6.1.9. トランシーバ・リコンフィギュレーション・コントローラ
6.1.10. VIPバイパスやオーディオ、補助およびInfoFrameバッファ
6.1.11. トランシーバ・ネイティブPHY(TX)— Arria VおとびStratix Vデバイス
6.1.12. トランシーバ・ネイティブPHY(RX)— Arria 10デバイス
6.1.13. トランシーバPHYのリセット・コントローラ
6.1.14. トランシーバPHY IPコア
6.1.15. オーバーサンプラ(TX)
6.1.16. クロック・イネーブル・ジェネレータ
6.1.17. Qsysシステム
インテルのみ表示可能 — GUID: vgo1441804523552
Ixiasoft
6.1.15. オーバーサンプラ(TX)
オーバーサンプラ(TX)は、入力ワードの各ビットを所定回数繰り返すことにより、データを送信し、出力ワードを構築します。
オーバサンプリング係数は5に固定されていますオーバーサンプラ(TX)は、入力ワードが5クロック・サイクル毎にのみ有効であることを前提としています。このブロックは、出力データ・ストリームはDCFIFOからごとに5クロック・サイクルを読み取ることにより、TXトランシーバ最小リンク・レート以下であると判定された場合に可能になります。