アルテラのHigh-Definition Multimedia Interface （HDMI） IPコアのユーザー・ガイド

ダウンロード PDF
ID 683798
日付 5/02/2016
Public
ドキュメント目次
ドキュメント目次 x
1. HDMIクイック・リファレンス 2. HDMI概要 3. HDMIの使用開始に際して 4. HDMIソース 5. HDMIシンク 6. HDMIハードウェアのデモンストレーション 7. HDMIシミ​​ュレーションの例 A. HDMI IPコアのユーザー・ガイドのアーカイブ B. エンベデッド・マルチプライヤ・ユーザー・ガイド改訂履歴
2. HDMI概要 x
2.1. リソースの使用率
3. HDMIの使用開始に際して x
3.1. IPコアのインストールとライセンス 3.2. IPコアのパラメータとオプションの指定
4. HDMIソース x
4.1. ソース機能の説明 4.2. ソース・パラメータ 4.3. ソース・インタフェース 4.4. ソース・クロック周期
4.1. ソース機能の説明 x
4.1.1. ソースTMDS/TERC4エンコーダ 4.1.2. ソース・ビデオ・リサンプラ 4.1.3. Window of Opportunityのジェネレータのソース 4.1.4. ソース補助パケット・エンコーダ 4.1.5. ソース補助パケット・ジェネレータ 4.1.6. ソース補助データパス・マルチプレクサ 4.1.7. ソース補助制御ポート 4.1.8. ソース・オーディオ・エンコーダ
4.1.2. ソース・ビデオ・リサンプラ x
4.1.2.1. マッピング・フォーマット
4.1.7. ソース補助制御ポート x
4.1.7.1. Source General Control Packet 4.1.7.2. Source Auxiliary Video Information (AVI) InfoFrame 4.1.7.3. Source HDMI Vendor Specific InfoFrame (VSI) 4.1.7.4. Source Audio InfoFrame (AI)
4.1.8. ソース・オーディオ・エンコーダ x
4.1.8.15.1.7.1. HDMIオーディオ・フォーマット
5. HDMIシンク x
5.1. シンクの機能説明 5.2. シンク・パラメータ 5.3. シンク・インタフェース 5.4. シンク・クロック・ツリー
5.1. シンクの機能説明 x
5.1.1. シンク・チャネルのワード・アライメントとデスキュー 5.1.2. シンクTMDS/TERC4デコーダ 5.1.3. ソース・ビデオ・リサンプラー 5.1.4. シンク補助デコーダ 5.1.5. シンク補助パケット・キャプチャ 5.1.6. シンク補助データ・ポート 5.1.7. シンク・オーディオ・デコーディング
5.1.5. シンク補助パケット・キャプチャ x
5.1.5.1. シンク一般制御パケット 5.1.5.2. シンクAuxiliary Video Information (AVI) InfoFrame 5.1.5.3. シンクHDMI Vendor Specific InfoFrame (VSI)
5.1.7. シンク・オーディオ・デコーディング x
5.1.7.1. HDMIオーディオ・フォーマット 5.1.7.2. Audio InfoFrame 5.1.7.3. Audio Metadata
5.3. シンク・インタフェース x
5.3.1. Avalon MM管理インタフェース 5.3.2. ステータスおよびコントロール・データ・チャネル・インタフェース
6. HDMIハードウェアのデモンストレーション x
6.1. ハードウェア・デモンストレーション・コンポーネント 6.2. HDMIハードウェア・デモンストレーションの要件 6.3. デモ・チュートリアル
6.1. ハードウェア・デモンストレーション・コンポーネント x
6.1.1. Arria V、Arria V GZおよびStratix VデバイスのトランシーバPLL 6.1.2. トランシーバ・ネイティブPHY (RX)—Arria 10デバイス 6.1.3. アルテラと AMPP パートナが提供しているIPコア 6.1.4. アルテラのPLL Reconfig IPコア 6.1.5. Multirate Reconfig Controller (RX) 6.1.6. オーバーサンプラ（RX） 6.1.7. DCFIFO 6.1.8. シンク・ディスプレイ・データ・チャネル（DDC）＆ステータスおよび制御データ・チャネル（SCDC） 6.1.9. トランシーバ・リコンフィギュレーション・コントローラ 6.1.10. VIPバイパスやオーディオ、補助およびInfoFrameバッファ 6.1.11. トランシーバ・ネイティブPHY（TX）— Arria VおとびStratix Vデバイス 6.1.12. トランシーバ・ネイティブPHY（RX）— Arria 10デバイス 6.1.13. トランシーバPHYのリセット・コントローラ 6.1.14. トランシーバPHY IPコア 6.1.15. オーバーサンプラ（TX） 6.1.16. クロック・イネーブル・ジェネレータ 6.1.17. Qsysシステム
6.1.17. Qsysシステム x
6.1.17.1. HDMIビデ​​オ・ストリームのVIPパススルー 6.1.17.2. ソースSCDCコントローラ 6.1.17.3. トランシーバ・リコンフィギュレーション・コントローラ
6.3. デモ・チュートリアル x
6.3.1. ハードウェアの設定 6.3.2. デザイン・ファイルのダウンロード 6.3.3. デザインの構築とコンパイル 6.3.4. 結果の確認
6.3.4. 結果の確認 x
6.3.4.1. ボタン、DIPスイッチおよびLEDの機能をプッシュ
7. HDMIシミ​​ュレーションの例 x
7.1. シミュレーション実習
1. HDMIクイック・リファレンス
2. HDMI概要
3. HDMIの使用開始に際して
4. HDMIソース
5. HDMIシンク
6. HDMIハードウェアのデモンストレーション
7. HDMIシミ​​ュレーションの例
A. HDMI IPコアのユーザー・ガイドのアーカイブ
B. エンベデッド・マルチプライヤ・ユーザー・ガイド改訂履歴

6.1.3. アルテラと AMPP パートナが提供しているIPコア

HDMI RXまたはTX IPコアのRXまたはTXトランシーバ、リンク速度、およびビデオ・クロックの基準クロックを生成するために、HDMI PLLなどのアルテラのPLLのIPコアを使用してください。
  • Arria VおよびStratix VデバイスのアルテラPLL IPコア
  • Arria VおよびStratix VデバイスのアルテラIOPLL IPコア

HDMI PLLは、任意のTMDSクロックによって参照されます。 HDMIソースでは、フレーム・バッファが含まれているVIPパススルー・デザイン、中の個別のクロック・ソースによってHDMI PLLを参照することができます。 TXのためのHDMI PLLは、クロックと色深度ごとのRX全体のシンボルと同じ所望の出力周波数があります。

  • 3,400 Mbpsから6000 Mbps （HDMI 2.0）までのTMDSビット・レートの場合は、TMDSクロック・レートでTMDSビット・レートの1/40です。 HDMI PLLはTMDSクロックの4倍でRX/TXのトランシーバのための基準クロックを生成します。
  • 3,400 Mbpsの下のTMDSビット・レート（HDMIの1.4b）は、TMDSクロック・レートでTMDSビット・レートの1/10です。 HDMI PLLは、TMDSクロックと同一のレートでRX/TXトランシーバの基準クロックを生成します。
TMDSリンクが最小のRX/TXトランシーバ・リンク・レート以下のTMDSビット・レートで動作する場合は、デザインがオーバーサンプリングを必要とし、5の係数が選択されています。 RX/TXトランシーバの最小リンク速度は、デバイス・ファミリとクロックあたりのシンボルごとに異なります。 HDMI PLLはTMDSクロックの5倍でRX/TXトランシーバの基準クロックを生成します。
注: トランシーバPLLの隣に物理的な位置にトランスミット・パス（pll_hdmi_tx）で、アルテラPLLを配置します。
表 31.  8 bpcのHDMI PLL所望の出力周波数のビデオこの表は、8 bpcビデオを使用してサポートされているすべてのデバイス・ファミリのための様々なTMDSクロック・レートとクロックあたりのシンボル全体のHDMI PLL所望の出力周波数の一例を示しています。
デバイス・ファミリ クロックあたりのシンボル 最小データ・レート（Gbps） TMDSビット・レート（Mbps） オーバーサンプリング（5倍） 最大クロック・レート（MHz） RX/TX トランシーバ Refclk (MHz) RX/TX リンク・スピード・クロック (MHz) RX/TX ビデオ・クロック (MHz)
Arria 10 2 1,000 250 必須 25 100 12.5 12.5
1,080 必須せず 108 108 54 54
2,967 必須せず 296.7 296.7 148.35 148.35
5,940 必須せず 148.5 594 297 297
Arria V 2 611 270 必須 27 135 13.5 13.5
742.5 必須せず 74.25 74.25 37.125 37.125
1,485 必須せず 148.5 148.5 74.25 74.25
2,970 必須せず 297 297 148.5 148.5
4 1,000 270 必須 27 135 6.75 6.75
742.5 必須 74.25 371.25 18.5625 18.5625
1,485 必須せず 148.5 148.5 37.125 37.125
5,940 必須せず 148.5 594 148.5 148.5
Stratix V 2 611 540 必須 54 270 27 27
1,620 必須せず 162 162 81 81
5,934 必須せず 296.7 593.4 296.7 296.7

8 bpcまたは24 bppのより大きい色深度はディープ・カラーになるように定義されています。 8 bpcの色深度のために、コアは、TMDSクロック毎に1ピクセルの割合でピクセルを運びます。深い色の深さで、TMDSクロックは、追加ビットのための余分な帯域幅を提供するために、ソース・ピクセル・クロックよりも高速に実行されます。

TMDSクロック・レートは、8ビットにピクセル・サイズの比率で増加されます。

  • 8ビット・モード—TMDSクロック = 1.0 × ピクセルまたはビデオ・クロック (1:1)
  • 10ビット・モード—TMDSクロック = 1.25 × ピクセルまたはビデオ・クロック (5:4)
  • 12ビット・モード—TMDSクロック = 1.5 × ピクセルまたはビデオ・クロック (3:2)
  • 16ビット・モード—TMDSクロック = 2 × ピクセルまたはビデオ・クロック (2:1)
表 32.  HDMI PLLのディープ・カラー・ビデオのための所望の出力周波数このテーブルには、クロックと色深度あたりのシンボル全体のHDMI PLL所望の出力周波数の一例を示しています。
クロックあたりのシンボル オーバーサンプリング（5倍） 色あたりのビット TMDSビット・レート（Mbps） 最大クロック・レート（MHz） RX/TXトランシーバRefclk (MHz) RX/TXリンク・スピード・クロック（MHz） RX/TXリンク・スピード・クロック（MHz）
2 必須 8 270 27 135 13.5 13.5
10 3 337.5 33.75 168.75 16.875 13.5
12 3 405 40.5 202.5 20.25 13.5
16 3 540 54 270 27 13.5
4 必須せず 8 1,485 148.5 148.5 37.125 37.125
10 3 1,856.25 185.625 185.625 46.40625 37.125
12 3 2,227.5 222.75 222.75 55.6875 37.125
16 3 2,970 297 297 74.25 37.125
HDMI PLLのデフォルトの周波数設定は、適切なタイミング解析のために各クロックの可能な最大値に固定されます。例えば、Arria 10デバイスでは：
  • 入力基準クロックは300 MHzである
  • トランシーバの出力クロックは600 MHzである
  • トランシーバの出力クロックは300 MHzである
  • ビデオ・クロックの出力クロックは300 MHzである
注: このデフォルトの組み合わせは、任意のHDMI解決に有効ではありません。コアは、電源投入時に適切な設定に再構成します。
3 このリリースでは、ディープ・カラー・ビデオは、VIPバイパス・モードでのみ実証されています。これは、VIPのパススルー・モードでは使用できません。
レベル 2 の表題