アルテラのHigh-Definition Multimedia Interface （HDMI） IPコアのユーザー・ガイド

ダウンロード PDF
ID 683798
日付 5/02/2016
Public
ドキュメント目次
ドキュメント目次 x
1. HDMIクイック・リファレンス 2. HDMI概要 3. HDMIの使用開始に際して 4. HDMIソース 5. HDMIシンク 6. HDMIハードウェアのデモンストレーション 7. HDMIシミ​​ュレーションの例 A. HDMI IPコアのユーザー・ガイドのアーカイブ B. エンベデッド・マルチプライヤ・ユーザー・ガイド改訂履歴
2. HDMI概要 x
2.1. リソースの使用率
3. HDMIの使用開始に際して x
3.1. IPコアのインストールとライセンス 3.2. IPコアのパラメータとオプションの指定
4. HDMIソース x
4.1. ソース機能の説明 4.2. ソース・パラメータ 4.3. ソース・インタフェース 4.4. ソース・クロック周期
4.1. ソース機能の説明 x
4.1.1. ソースTMDS/TERC4エンコーダ 4.1.2. ソース・ビデオ・リサンプラ 4.1.3. Window of Opportunityのジェネレータのソース 4.1.4. ソース補助パケット・エンコーダ 4.1.5. ソース補助パケット・ジェネレータ 4.1.6. ソース補助データパス・マルチプレクサ 4.1.7. ソース補助制御ポート 4.1.8. ソース・オーディオ・エンコーダ
4.1.2. ソース・ビデオ・リサンプラ x
4.1.2.1. マッピング・フォーマット
4.1.7. ソース補助制御ポート x
4.1.7.1. Source General Control Packet 4.1.7.2. Source Auxiliary Video Information (AVI) InfoFrame 4.1.7.3. Source HDMI Vendor Specific InfoFrame (VSI) 4.1.7.4. Source Audio InfoFrame (AI)
4.1.8. ソース・オーディオ・エンコーダ x
4.1.8.15.1.7.1. HDMIオーディオ・フォーマット
5. HDMIシンク x
5.1. シンクの機能説明 5.2. シンク・パラメータ 5.3. シンク・インタフェース 5.4. シンク・クロック・ツリー
5.1. シンクの機能説明 x
5.1.1. シンク・チャネルのワード・アライメントとデスキュー 5.1.2. シンクTMDS/TERC4デコーダ 5.1.3. ソース・ビデオ・リサンプラー 5.1.4. シンク補助デコーダ 5.1.5. シンク補助パケット・キャプチャ 5.1.6. シンク補助データ・ポート 5.1.7. シンク・オーディオ・デコーディング
5.1.5. シンク補助パケット・キャプチャ x
5.1.5.1. シンク一般制御パケット 5.1.5.2. シンクAuxiliary Video Information (AVI) InfoFrame 5.1.5.3. シンクHDMI Vendor Specific InfoFrame (VSI)
5.1.7. シンク・オーディオ・デコーディング x
5.1.7.1. HDMIオーディオ・フォーマット 5.1.7.2. Audio InfoFrame 5.1.7.3. Audio Metadata
5.3. シンク・インタフェース x
5.3.1. Avalon MM管理インタフェース 5.3.2. ステータスおよびコントロール・データ・チャネル・インタフェース
6. HDMIハードウェアのデモンストレーション x
6.1. ハードウェア・デモンストレーション・コンポーネント 6.2. HDMIハードウェア・デモンストレーションの要件 6.3. デモ・チュートリアル
6.1. ハードウェア・デモンストレーション・コンポーネント x
6.1.1. Arria V、Arria V GZおよびStratix VデバイスのトランシーバPLL 6.1.2. トランシーバ・ネイティブPHY (RX)—Arria 10デバイス 6.1.3. アルテラと AMPP パートナが提供しているIPコア 6.1.4. アルテラのPLL Reconfig IPコア 6.1.5. Multirate Reconfig Controller (RX) 6.1.6. オーバーサンプラ（RX） 6.1.7. DCFIFO 6.1.8. シンク・ディスプレイ・データ・チャネル（DDC）＆ステータスおよび制御データ・チャネル（SCDC） 6.1.9. トランシーバ・リコンフィギュレーション・コントローラ 6.1.10. VIPバイパスやオーディオ、補助およびInfoFrameバッファ 6.1.11. トランシーバ・ネイティブPHY（TX）— Arria VおとびStratix Vデバイス 6.1.12. トランシーバ・ネイティブPHY（RX）— Arria 10デバイス 6.1.13. トランシーバPHYのリセット・コントローラ 6.1.14. トランシーバPHY IPコア 6.1.15. オーバーサンプラ（TX） 6.1.16. クロック・イネーブル・ジェネレータ 6.1.17. Qsysシステム
6.1.17. Qsysシステム x
6.1.17.1. HDMIビデ​​オ・ストリームのVIPパススルー 6.1.17.2. ソースSCDCコントローラ 6.1.17.3. トランシーバ・リコンフィギュレーション・コントローラ
6.3. デモ・チュートリアル x
6.3.1. ハードウェアの設定 6.3.2. デザイン・ファイルのダウンロード 6.3.3. デザインの構築とコンパイル 6.3.4. 結果の確認
6.3.4. 結果の確認 x
6.3.4.1. ボタン、DIPスイッチおよびLEDの機能をプッシュ
7. HDMIシミ​​ュレーションの例 x
7.1. シミュレーション実習
1. HDMIクイック・リファレンス
2. HDMI概要
3. HDMIの使用開始に際して
4. HDMIソース
5. HDMIシンク
6. HDMIハードウェアのデモンストレーション
7. HDMIシミ​​ュレーションの例
A. HDMI IPコアのユーザー・ガイドのアーカイブ
B. エンベデッド・マルチプライヤ・ユーザー・ガイド改訂履歴

5.1.1. シンク・チャネルのワード・アライメントとデスキュー

シンクの入力段は、正しく受信したパラレル・データ・チャネルを同期させる責任があります。同期は2段に分割されます：ワード・アライメントとチャネル・デスキュー。
表 12.  同期ステージ
ステージ 説明
ワード・アラインメント
  • 正しくビット・スリップ・技術を使用して、ワード境界に着信パラレルデータの位置を調整します。
  • TMDS符号化は、独自の制御コードを保証するものではありませんが、コアは整列させるために、データやビデオ・プリアンブルで発見された連続シンボルのシーケンスを使用することができます。
  • データおよびビデオ・プリアンブルに対応する12の連続した0×54 0×ABためのアラインメント・アルゴリズムを探索します。
    注: プリアンブルは、また、符号化デジタル・ビデオ・インタフェース（DVI）に存在します。
  • アライメント・ロジックは、12の連続した​​信号が検出されたマーカーのインジケータをアサートします。
  • 8Kシンボルクロックが単一のマーカー・アサーションなしで経過したとき同様に、ロジックは、アライメント損失を推定します。
チャネル・デスキュー
  • データ・チャネルが整列されている場合、コアは、各チャネルをデスキューしようとします。
  • マーカ挿入の立ち上がりエッジでシンク・コア・デスキュー。
  • すべての正しいデスキュー・レーンについては、マーカーの挿入がストリーム・エンコードされたすべての3つのTMDSに表示されます。
  • 3デュアル・クロックFIFOを使用するシンク・コア・デスキュー。
  • デュアル・クロックFIFOはまた、デコーダ・コア全体で後で使用するために青チャネル・クロックにすべての3つのデータ・ストリームを同期させます。
図 27. チャネル・デスキューのDCFIFOアレンジメント以下の図は、デスキュー論理の信号フロー図を示します。

FIFOは通常アサートされているチャネルの信号を読み出します。シンク・コアは、マーカーが他の2つのFIFOの出力の代わりに、その出力に表示されている場合、特定のFIFOはリード信号をデアサートします。ディアサートすることにより、シンク・コアは、チャネル間スキューを除去するのに十分なサイクルのためのデータ・ストリームをストールします。 FIFOチャネルのオーバーフローのいずれかの場合、シンク・コアは、ワード・アライメント・ロジックに後方伝播するリセット信号をアサートします。

レベル 2 の表題