インテルのみ表示可能 — GUID: vgo1401333152606
Ixiasoft
6.1.1. Arria V、Arria V GZおよびStratix VデバイスのトランシーバPLL
6.1.2. トランシーバ・ネイティブPHY (RX)—Arria 10デバイス
6.1.3. アルテラと AMPP パートナが提供しているIPコア
6.1.4. アルテラのPLL Reconfig IPコア
6.1.5. Multirate Reconfig Controller (RX)
6.1.6. オーバーサンプラ(RX)
6.1.7. DCFIFO
6.1.8. シンク・ディスプレイ・データ・チャネル(DDC)&ステータスおよび制御データ・チャネル(SCDC)
6.1.9. トランシーバ・リコンフィギュレーション・コントローラ
6.1.10. VIPバイパスやオーディオ、補助およびInfoFrameバッファ
6.1.11. トランシーバ・ネイティブPHY(TX)— Arria VおとびStratix Vデバイス
6.1.12. トランシーバ・ネイティブPHY(RX)— Arria 10デバイス
6.1.13. トランシーバPHYのリセット・コントローラ
6.1.14. トランシーバPHY IPコア
6.1.15. オーバーサンプラ(TX)
6.1.16. クロック・イネーブル・ジェネレータ
6.1.17. Qsysシステム
インテルのみ表示可能 — GUID: vgo1401333152606
Ixiasoft
4.1.5. ソース補助パケット・ジェネレータ
ソース・コアは、様々な補助パケット・ジェネレータを使用しています。 パケット・ジェネレータは、補助パケット・ストリーム・フォーマットにパケット・フィールド入力を変換します。
パケット・ジェネレータは、出力レディ信号から入力レディ信号に背圧を伝播します。パケットが送信されるとき、ジェネレータは、入力有効信号をアサートします。入力有効信号は、ジェネレータがレディー・コマンドが受信すると、確認応答を受信するまでアサートされ続けられます。