インテルのみ表示可能 — GUID: vgo1401282971804
Ixiasoft
6.1.1. Arria V、Arria V GZおよびStratix VデバイスのトランシーバPLL
6.1.2. トランシーバ・ネイティブPHY (RX)—Arria 10デバイス
6.1.3. アルテラと AMPP パートナが提供しているIPコア
6.1.4. アルテラのPLL Reconfig IPコア
6.1.5. Multirate Reconfig Controller (RX)
6.1.6. オーバーサンプラ（RX）
6.1.7. DCFIFO
6.1.8. シンク・ディスプレイ・データ・チャネル（DDC）＆ステータスおよび制御データ・チャネル（SCDC）
6.1.9. トランシーバ・リコンフィギュレーション・コントローラ
6.1.10. VIPバイパスやオーディオ、補助およびInfoFrameバッファ
6.1.11. トランシーバ・ネイティブPHY（TX）— Arria VおとびStratix Vデバイス
6.1.12. トランシーバ・ネイティブPHY（RX）— Arria 10デバイス
6.1.13. トランシーバPHYのリセット・コントローラ
6.1.14. トランシーバPHY IPコア
6.1.15. オーバーサンプラ（TX）
6.1.16. クロック・イネーブル・ジェネレータ
6.1.17. Qsysシステム
インテルのみ表示可能 — GUID: vgo1401282971804
Ixiasoft
4.1.4. ソース補助パケット・エンコーダ
補助パケットは、ソース補助パケット符号器によって符号化されます。
補助パケットは、ラウンド・ロビン・スケジュールの補助パケット・エンコーダに多重化されているソースの数から由来されます。補助パケット・エンコーダはTERC4エンコーダによって必要なチャネルのデータ・フォーマットに標準ストリームに変換します。
ソースは、ストリーム・レディ信号を逆方向にWOP信号を伝播します。
また、補助パケット・エンコーダはBose-Chaudhuri-Hocquenghem（BCH）のエラー訂正コードを計算して挿入します。
図 20. 補助パケット・エンコーダ入力
以下の図は、72ビットの入力データから補助パケット・エンコーダ入力を示しています。
エンコーダは、データの有効な入力が完了するため、パケットの持続時間の間アサートされたままになることを前提としています。パケットは、常に24のクロック（1シンボル・モード）、12クロック（2シンボル・モード）、または6クロック（4-シンボル・モードで）です。
それはパケット境界の先頭でスタート・オブ・パケットを検出しない場合、エンコーダは、NULL補助パケットを作成します。有効なパケットが利用可能である場合を除き、このケースでは、NULLパケットのストリームとしてエンコーダの出力を考慮することができます。
図 21. ブランキング期間中に典型的な補助パケット・ストリーム次の図は、0がヌル・パケットを示すクロック・モードあたり1シンボルにおける典型的な補助パケット・ストリームを示しています。