インテルのみ表示可能 — GUID: vgo1441619156928
Ixiasoft
6.1.1. Arria V、Arria V GZおよびStratix VデバイスのトランシーバPLL
6.1.2. トランシーバ・ネイティブPHY (RX)—Arria 10デバイス
6.1.3. アルテラと AMPP パートナが提供しているIPコア
6.1.4. アルテラのPLL Reconfig IPコア
6.1.5. Multirate Reconfig Controller (RX)
6.1.6. オーバーサンプラ（RX）
6.1.7. DCFIFO
6.1.8. シンク・ディスプレイ・データ・チャネル（DDC）＆ステータスおよび制御データ・チャネル（SCDC）
6.1.9. トランシーバ・リコンフィギュレーション・コントローラ
6.1.10. VIPバイパスやオーディオ、補助およびInfoFrameバッファ
6.1.11. トランシーバ・ネイティブPHY（TX）— Arria VおとびStratix Vデバイス
6.1.12. トランシーバ・ネイティブPHY（RX）— Arria 10デバイス
6.1.13. トランシーバPHYのリセット・コントローラ
6.1.14. トランシーバPHY IPコア
6.1.15. オーバーサンプラ（TX）
6.1.16. クロック・イネーブル・ジェネレータ
6.1.17. Qsysシステム
インテルのみ表示可能 — GUID: vgo1441619156928
Ixiasoft
6.1.7. DCFIFO
RXトランシーバからDCFIFO転送データは、RXリンク速度のクロックドメインのクロックドメインを回収しました。DCFIFOは、TXトランシーバ・パラレル・クロック・アウト・ドメインにTXリンク速度のクロック・ドメインからデータを転送します。
- シンク
- Multirate Reconfig Controller（RX）は、トランシーバの最小リンク速度を下回っている着信入力ストリームを検出した場合、書き込み要求はすべて5クロック・サイクルをアサートとして、DCFIFOは、データの有効なパルスでオーバーサンプラからデータを受け取ります。
- それ以外の場合は、直接データを受け付け書き込み要求にトランシーバを常にアサートします。
- ソース
- Nios IIプロセッサが発信データ・ストリームがTXトランシーバ最小リンク速度を下回っていると判断した場合、TXトランシーバは、オーバーサンプラ（TX）からデータを受け取ります。
- それ以外の場合、TXトランシーバは、読み出し要求でDCFIFOから直接データを読み出します。
- 常にアサートされています。