インテルのみ表示可能 — GUID: vgo1401275291981
Ixiasoft
6.1.1. Arria V、Arria V GZおよびStratix VデバイスのトランシーバPLL
6.1.2. トランシーバ・ネイティブPHY (RX)—Arria 10デバイス
6.1.3. アルテラと AMPP パートナが提供しているIPコア
6.1.4. アルテラのPLL Reconfig IPコア
6.1.5. Multirate Reconfig Controller (RX)
6.1.6. オーバーサンプラ(RX)
6.1.7. DCFIFO
6.1.8. シンク・ディスプレイ・データ・チャネル(DDC)&ステータスおよび制御データ・チャネル(SCDC)
6.1.9. トランシーバ・リコンフィギュレーション・コントローラ
6.1.10. VIPバイパスやオーディオ、補助およびInfoFrameバッファ
6.1.11. トランシーバ・ネイティブPHY(TX)— Arria VおとびStratix Vデバイス
6.1.12. トランシーバ・ネイティブPHY(RX)— Arria 10デバイス
6.1.13. トランシーバPHYのリセット・コントローラ
6.1.14. トランシーバPHY IPコア
6.1.15. オーバーサンプラ(TX)
6.1.16. クロック・イネーブル・ジェネレータ
6.1.17. Qsysシステム
インテルのみ表示可能 — GUID: vgo1401275291981
Ixiasoft
5.1. シンクの機能説明
HDMIシンク、10ビット、20ビット、または40ビットのパラレルデータ路を介してTransceiver Native PHY への直接接続を提供します。
図 26. HDMIシンク・シグナル・フローの図以下の図は、HDMIシンク信号の流れを示しています。図は、コア内で使用される各種のクロック・ドメインを示しています。
シンク・コアは、カラー・チャネルに対応する3つの10ビット、20ビット、または40ビット・データ入力パスを提供します。シンク・コアは、それぞれのトランシーバのクロック出力を使用して、トランシーバの出力から3の10ビット、20ビット、または40ビットのチャネルをクロックします。
- 青チャネル:0
- 緑チャネル:1
- 赤チャンネル:2