インテルのみ表示可能 — GUID: bhc1411109460062
Ixiasoft
1.1. 概要
1.2. システムレベルのデバッグ・インフラストラクチャー
1.3. 仮想JTAG インターフェイスの概要
1.4. ランタイム通信
1.5. 仮想JTAG IP コアのインスタンス化
1.6. シミュレーション・サポート
1.7. デザインのコンパイル
1.8. SLD_NODE 検出と列挙
1.9. 仮想IR 命令レジスターのキャプチャ-
1.10. AHDL 関数プロトタイプ
1.11. VHDL コンポーネント宣言
1.12. VHDL LIBRARY-USE 宣言
1.13. TAP コントローラー・ステートマシン・デザイン例
1.14. ランタイムにおけるDCFIFO 内容の変更デザイン例
1.15. ハードワイヤード・リビジョン情報のオフロードデザイン例
1.16. 改訂履歴
インテルのみ表示可能 — GUID: bhc1411109460062
Ixiasoft
1.14.1. ライトロジック
RTL は、仮想JTAG IP コアの単一インスタンスを使用して、ライト側ロジックとリード側ロジックの両方の命令をデコードします。IR レジスターは3 ビット幅で、以下の表に示す3 つの命令はRTL でデコードされます。
命令レジスター値 |
機能 |
---|---|
PUSH |
DCFIFO のライト側ロジックに単一の値をライトする命令です。 |
POP |
DCFIFO のリード側ロジックから単一の値をリードする命令です。 |
FLUSH |
FIFO から空になるまでバーストリード・トランザクションを実行する命令です。 |
IR デコードロジックは、PUSH 命令がIR ポートにあり、virtual_state_sdr がアサートされると、Push_in 仮想DR チェーンをシフトします。write_clock に同期したライトイネーブル・パルスは、virtual_state_udr 信号がHigh になった後にアサートされます。virtual_state_udr 信号は、仮想DR チェーンからの安定性を保証します。以下の図は、DCFIFO のライト側ロジックを示しています。
図 21. DCFIFO のライト側ロジック